¿Necesita más?
Cantidad | Precio en USD |
---|---|
1+ | $3.310 |
10+ | $3.310 |
25+ | $3.310 |
50+ | $3.310 |
100+ | $3.310 |
250+ | $3.310 |
500+ | $3.310 |
Información del producto
Resumen del producto
AS4C64M16D2A-25BCN es una memoria de acceso aleatorio dinámico sincrónico (SDRAM) CMOS de doble velocidad de datos dos (DDR2) de alta velocidad que contiene 1024Mbits en E/S de datos de 16 bits de ancho. Está configurado internamente como una DRAM de 8 bancos, 8 bancos x direcciones de 8Mb x 16 E/S. El dispositivo está diseñado para cumplir con las características clave de la DRAM DDR2, tales como CAS# publicado con latencia aditiva, latencia de escritura = latencia de lectura -1, ajuste de impedancia del controlador fuera del chip (OCD) y terminación en la matriz (ODT). Los accesos de lectura y escritura a la SDRAM DDR2 están orientados a ráfagas de 4 u 8 bits; los accesos comienzan en una ubicación seleccionada y continúan durante una cantidad programada de ubicaciones en una secuencia programada. El funcionamiento de los ocho bancos de memoria de manera intercalada permite que la operación de acceso aleatorio se produzca a una velocidad mayor que la que es posible con las DRAM estándar. Se puede habilitar una función de precarga automática para proporcionar una precarga de fila temporizada automática que se inicia al final de la secuencia de ráfaga.
- Cumple con el estándar JEDEC, E/S de 1.8V del estándar JEDEC (compatible con SSTL-18)
- Fuentes de alimentación: VDD y VDDQ = +1.8V ± 0.1V, 64Mx16 org
- Admite la especificación de fluctuación de reloj JEDEC y funciona completamente sincrónico.
- Frecuencia de reloj rápida: 400MHz, reloj diferencial, CK y CK#, arquitectura de canalización interna
- Estroboscopio de datos bidireccional simple/diferencial, DQS y DQS#, 8192 ciclos de actualización/64ms
- 8 bancos internos para operación concurrente, arquitectura de precarga de 4 bits
- Precarga y apagado activo, registros de modo programable y modo extendido
- Latencia aditiva (AL) del CAS# publicado: 0, 1, 2, 3, 4, 5,6, latencia de ESCRITURA = latencia de LECTURA - 1 tCK
- Duración de la ráfaga: 4 u 8, tipo de ráfaga: secuencial/entrelazada, habilitar/deshabilitar DLL
- Paquete FBGA de 84 bolas, rango de temperatura comercial de 0 °C a +85 °C
Especificaciones técnicas
DDR2
64M x 16bit
FBGA
1.8
0
-
No SVHC (27-Jun-2024)
1
400
84Pines
Surface Mount
85
MSL 3 - 168 hours
Documentos técnicos (1)
Legislación y medioambiente
RoHS
RoHS
Certificado de conformidad del producto