¿Necesita más?
Cantidad | Precio en USD |
---|---|
1+ | $16.790 |
10+ | $15.690 |
25+ | $15.270 |
50+ | $13.740 |
100+ | $12.980 |
250+ | $11.370 |
500+ | $11.030 |
Información del producto
Resumen del producto
La AS4C512M16MD4V-053BIN es una SDRAM LPDDR4x. Es un dispositivo DRAM síncrono de alta velocidad configurado internamente con 1 o 2 canales. Este dispositivo utiliza una arquitectura de doble velocidad de datos en los pines DQ para lograr un funcionamiento a alta velocidad. La arquitectura de doble velocidad de datos es esencialmente una arquitectura de precarga de 16n con una interfaz diseñada para transferir dos bits de datos por DQ cada ciclo de reloj en los pines de E/S. Un único acceso de lectura o escritura para la SDRAM LPDDR4X consiste efectivamente en una única transferencia de datos de un ciclo de reloj y 16n bits de ancho en el núcleo DRAM interno y ocho transferencias de datos correspondientes de n bits de ancho y medio ciclo de reloj en los pines de E/S. Los accesos de lectura y escritura a los dispositivos están orientados a ráfagas; los accesos comienzan en una ubicación seleccionada y continúan durante una cantidad programada de ubicaciones en una secuencia programada.
- Organización de memoria de 8Gb (512Mx16), frecuencia de reloj máxima de 1866MHz
- Arquitectura de doble velocidad de datos; dos transferencias de datos por ciclo de reloj
- Opción de precarga automática para cada acceso de ráfaga, potencia de accionamiento configurable
- Modos de actualización y autoactualización, autoactualización de matriz parcial y autoactualización con compensación de temperatura
- Nivelación de escritura, calibración de CA, VREF interno y entrenamiento VREF, entrenamiento de lectura/escritura basado en FIFO
- MPC (comando multipropósito), LVSTLE (extensión lógica con terminación oscilante de bajo voltaje) IO
- Salida de datos alineada con los bordes, entrenamiento de escritura para alineación central de entrada de datos, frecuencia de actualización de 3.9us
- La fluctuación del período de reloj es de 40ps como máximo, la velocidad de respuesta de entrada sobre VcIVW es de 7V/ns como máximo
- Rango de temperatura de funcionamiento industrial de -40 °C a 85 °C, interfaz LVSTLE-06
- Paquete FBGA de 200 bolas
Especificaciones técnicas
LPDDR4X Móvil
512M x 16bit
TFBGA
1.8
-40
-
No SVHC (27-Jun-2024)
8
1.866
200Pines
Surface Mount
85
MSL 3 - 168 hours
Documentos técnicos (1)
Legislación y medioambiente
RoHS
RoHS
Certificado de conformidad del producto