5M160ZE64C5N

5M160ZE64C5N es una familia MAX® V de CPLD de bajo costo y bajo consumo. Ofrece más densidad y E/S por espacio en comparación con otros CPLD. La familia de dispositivos MAX V presenta una corriente de espera tan baja como 25µA y una rápida operación de apagado/reinicio, rápido retardo de propagación y tiempos de reloj a salida, oscilador interno, soporte de salida RSDS emulada con una velocidad de datos de hasta 200Mbps, soporte de salida LVDS emulada con una velocidad de datos de hasta 304Mbps, cuatro relojes globales con dos relojes disponibles por bloque de matriz lógica (LAB), bloque de memoria flash de usuario de hasta 8 Kbits para almacenamiento no volátil con hasta 1000 ciclos de lectura/escritura, arquitectura amigable con el bus que incluye velocidad de respuesta programable, intensidad de la unidad, retención de bus y resistencias pull-up programables, las E/S son totalmente compatibles con la especificación de bus local PCI-SIG® PCI, revisión 2.2 para operación de 3.3V, disparadores Schmitt que permiten entradas tolerantes al ruido (programables por pin), compatible con socket caliente.

• Arquitectura CPLD de bajo costo, bajo consumo y no volátil
• 160 elementos lógicos, tiempo de configuración de encendido instantáneo (0.5ms o menos), 5 niveles de velocidad
• Fuente de alimentación externa única de 1.8V para el núcleo del dispositivo
• Interfaz de E/S MultiVolt compatible con niveles lógicos de 3.3V, 2.5V, 1.8V, 1.5V y 1.2V
• 128 macroceldas equivalentes típicas
• Tamaño de memoria flash de usuario de 8,192 bits, 4 relojes globales, 1 oscilador interno
• 79 E/S de usuario máximas, tPD1 de 7.5ns, fCNT de 152MHz, tSU de 2.3ns, tCO de 6.5ns
• Circuito JTAG BST incorporado compatible con el estándar IEEE. 1149.1-1990
• Paquete plano cuádruple mejorado de plástico de 64 pines (EQFP)
• Rango de temperatura comercial de (TJ) 0°C a 85°C