23A256-I/SN

La 23A256-I/SN es una memoria de acceso aleatorio estático (SRAM) serie de 256kB, a la que se accede mediante un bus serie compatible con la interfaz periférica serie simple (SPI). Las señales de bus requeridas son una entrada de reloj (SCK) y líneas independientes de entrada de datos (SI) y salida de datos (SO). El acceso al dispositivo se controla a través de una entrada de selección de chip (CS). La comunicación con el dispositivo se puede pausar a través del pin de retención (HOLD). Mientras el dispositivo está en pausa, se ignorarán las transiciones en sus entradas, con la excepción de la selección de chip, lo que permite al host atender interrupciones de mayor prioridad.

• Reloj máximo 20MHz
• Tecnología CMOS de baja potencia
• Organización de 32768 x 8 bits
• página de 32 bytes
• Modos de funcionamiento flexibles: modo secuencial
• Lectura y escritura de Byte
• Alta confiabilidad