MT40A512M16TB-062E IT:R

MT40A512M16TB-062E IT:R es una memoria de acceso aleatorio dinámica de alta velocidad MT40A512M1 que está configurada internamente como una DRAM de ocho bancos para la configuración x16 y como una DRAM de 16 bancos para las configuraciones x4 y x8. Esta SDRAM DDR4 utiliza una arquitectura de precarga de 8n para lograr un funcionamiento de alta velocidad. La arquitectura 8n-prefetch se combina con una interfaz diseñada para transferir dos palabras de datos por ciclo de reloj en los pines de E/S. Una sola operación de LECTURA o ESCRITURA para la SDRAM DDR4 consta de una única transferencia de datos de cuatro ciclos de reloj y 8n bits de ancho en el núcleo DRAM interno y dos transferencias de datos correspondientes de medio ciclo de reloj y n bits de ancho en los pines de E/S.

• Configuración 512M16, el tiempo de ciclo (latencia CAS) es tCK = 0.625ns, CL = 22
• Prueba de conectividad, capacidad sPPR y hPPR
• Preámbulos de estroboscopio de datos programables, entrenamiento de preámbulo de estroboscopio de datos, latencia de comando/dirección
• Nivelación de escritura, modo de actualización automática, actualización automática de bajo consumo
• Actualización controlada por temperatura (TCR), actualización de granularidad fina, actualización automática
• Máximo ahorro de energía, calibración del controlador de salida, terminación nominal, de estacionamiento y dinámica en la matriz
• Inversión de bus de datos (DBI) para bus de datos, comando/dirección (CA)
• Comprobación de redundancia cíclica (CRC) de escritura en bus de datos, direccionabilidad por DRAM
• La temperatura de funcionamiento es de -40°C a 95°C (Industrial)
• El estilo del paquete es FBGA de 96 bolas