MT41J128M16JT-125:K

MT41J128M16JT-125:K es una SDRAM DDR3. La SDRAM DDR3 utiliza una arquitectura de doble velocidad de datos para lograr un funcionamiento de alta velocidad. La arquitectura de doble velocidad de datos es una arquitectura de captación previa de 8n con una interfaz diseñada para transferir dos palabras de datos por ciclo de reloj en los pines de E/S. Una única operación de lectura o escritura para la SDRAM DDR3 consiste efectivamente en una única transferencia de datos de cuatro ciclos de reloj y 8n bits de ancho en el núcleo DRAM interno y ocho transferencias de datos correspondientes de - medio ciclo de reloj y n bits de ancho. en los pines de E/S. La SDRAM DDR3 funciona desde un reloj diferencial (CK y CK#). El cruce de CK hacia ALTO y CK# hacia BAJO se conoce como flanco positivo de CK. Las señales de control, comando y dirección se registran en cada flanco ascendente de CK. Los datos de entrada se registran en el primer flanco ascendente de DQS después del preámbulo WRITE, y los datos de salida se referencian en el primer flanco ascendente de DQS después del preámbulo READ.

• VDD = VDDQ = 1.5V ±0,075V, E/S push/pull con terminación central de 1.5V
• Estroboscopio de datos bidireccional diferencial, arquitectura de precarga de 8n bits, 8 bancos internos
• Terminación integrada (ODT) nominal y dinámica para señales de datos, estroboscópicas y de máscara
• Longitud de ráfaga fija (BL) de 8 y corte de ráfaga (BC) de 4 (a través del conjunto de registros de modo [MRS])
• Temperatura de autoactualización (SRT), autoactualización automática (ASR)
• Nivelación de escritura, registro multipropósito, calibración del controlador de salida
• Configuración de 128 Megas x 16
• tCK = 1.25ns, CL = 11 grado de velocidad
• Paquete FBGA de 96 bolas
• Rango de temperatura comercial de 0 a 95°C