MT41K128M16JT-125:K

MT41K128M16JT-125:K es una SDRAM DDR3L. Esta SDRAM DDR3 utiliza una arquitectura de doble velocidad de datos para lograr un funcionamiento de alta velocidad. La arquitectura de doble velocidad de datos es una arquitectura de captación previa de 8n con una interfaz diseñada para transferir dos palabras de datos por ciclo de reloj en los pines de E/S. Una única operación de lectura o escritura para la SDRAM DDR3 consiste efectivamente en una única transferencia de datos de cuatro ciclos de reloj y 8n bits de ancho en el núcleo DRAM interno y ocho transferencias de datos correspondientes de - medio ciclo de reloj y n bits de ancho. en los pines de E/S. El dispositivo utiliza LECTURA y ESCRITURA BL8 y BC4. Se puede habilitar una función de precarga automática para proporcionar una precarga de fila con temporizador automático que se inicia al final del acceso en ráfaga.

• Entradas de reloj diferencial (CK, CK#), 8 bancos internos
• Terminación integrada (ODT) nominal y dinámica para señales de datos, estroboscópicas y de máscara
• Latencia (CL) CAS programable (READ), latencia aditiva CAS publicada programable (AL)
• Latencia CAS (ESCRITURA) programable (CWL)
• Temperatura de autoactualización (SRT), autoactualización automática (ASR)
• Nivelación de escritura, registro multipropósito, calibración del controlador de salida
• Configuración de 128 Megas x 16
• Tiempo de ciclo: 1.25ns a CL = 11 (DDR3-1600)
• Paquete FBGA de 96 bolas
• Rango de temperatura de funcionamiento comercial de 0°C a +95°C