MT41K128M8DA-107:J

MT41K128M8DA-107:J es una SDRAM DDR3L. Utiliza una arquitectura de doble velocidad de datos para lograr un funcionamiento de alta velocidad. La arquitectura de doble velocidad de datos es una arquitectura de captación previa de 8n con una interfaz diseñada para transferir dos palabras de datos por ciclo de reloj en los pines de E/S. Una sola operación de lectura o escritura para la SDRAM DDR3 consiste en una única transferencia de datos de cuatro ciclos de reloj de 8n bits de ancho en el núcleo DRAM interno y ocho transferencias de datos correspondientes de medio ciclo de reloj de n bits de ancho en los pines de E/S.

• Configuración de 128 Meg x 8, la velocidad de datos es 1866MT/s
• El estilo de paquete es FBGA de 78 bolas
• El tiempo (tiempo de ciclo) es de 1.07ns en CL = 13 (DDR3-1866)
• El rango de temperatura de funcionamiento es de 0°C a +95°C, registro multipropósito.
• El rango de voltaje de suministro es de 1.283V a 1.45V, calibración del controlador de salida
• Luz estroboscópica de datos bidireccional diferencial, arquitectura de captación previa de 8 bits
• Entradas de reloj diferencial (CK, CK#), 8 bancos internos
• Latencia CAS (LECTURA) programable (CL), latencia aditiva CAS programable (AL)
• BC4 o BL8 seleccionable sobre la marcha (OTF), modo de actualización automática
• Temperatura de autoactualización (SRT), autoactualización automática (ASR)