MT41K512M16VRP-107 IT:P

MT41K512M16VRP-107 IT:P es una SDRAM DDR3L automotriz TwinDie 1.35V. Es un dispositivo de memoria de acceso aleatorio dinámico CMOS de alta velocidad configurado internamente como dos dispositivos SDRAM DDR3L de 8 bancos. La SDRAM DDR3L utiliza una arquitectura de doble velocidad de datos para lograr un funcionamiento de alta velocidad. La arquitectura de doble velocidad de datos es una arquitectura de prebúsqueda 8n con una interfaz diseñada para transferir dos palabras de datos por ciclo de reloj en las bolas de E/S. Un solo acceso de lectura o escritura consta de una única transferencia de datos de 8n bits de ancho y un ciclo de reloj en el núcleo DRAM interno y ocho transferencias de datos correspondientes de n bits de ancho y medio ciclo de reloj en las bolas de E/S. La SDRAM DDR3 funciona desde un reloj diferencial (CK y CK#). El cruce de CK hacia ALTO y CK# hacia BAJO se conoce como flanco positivo de CK. Las señales de control, comando y dirección se registran en cada flanco positivo de CK.

• Compatible con versiones anteriores de VDD = VDDQ = 1.5V ±0.075V
• Luz estroboscópica de datos bidireccional diferencial, arquitectura de captación previa de 8 bits
• Terminación integrada (ODT) nominal y dinámica para señales de datos, estroboscópicas y de máscara
• Latencia (CL) CAS programable (READ), latencia aditiva CAS publicada programable (AL)
• Longitud de ráfaga fija (BL) de 8 y corte de ráfaga (BC) de 4 (a través del conjunto de registros de modo [MRS])
• Temperatura de actualización automática (SRT), actualización automática (ASR), nivelación de escritura
• AEC-Q100, presentación PPAP, tiempo de respuesta 8D
• Paquete FBGA de 96 bolas
• Rango de temperatura industrial de -40°C ≤ TC ≤ +95°C
• 1.07ns con un tiempo de ciclo CL = 13 (DDR3-1866), configuración de 512 Meg x 16