MT53D512M16D1DS-046 WT:D

La MT53D512M16D1DS-046 WT:D es una SDRAM LPDDR4 móvil. La SDRAM DDR4 móvil de bajo consumo con bajo VDDQ (LPDDR4X) es una memoria de acceso aleatorio dinámica CMOS de alta velocidad. El dispositivo está configurada internamente con E/S x16, 8 bancos. Cada uno de los bancos de 1,073,741,824 bits del x16 está organizado como 65536 filas por 1024 columnas por 16 bits. LPDDR4 utiliza un protocolo de doble velocidad de datos (DDR) en el bus DQ para lograr un funcionamiento de alta velocidad. La interfaz DDR transfiere dos bits de datos a cada línea DQ en un ciclo de reloj y está adaptada a una arquitectura DRAM de precarga de 16n.

• Arquitectura DDR prefetch 16n, 8 bancos internos por canal para operación simultánea
• Entrada CMD/ADR de velocidad de datos única, luz estroboscópica de datos bidireccional/diferencial por carril de byte
• Latencia de LECTURA y ESCRITURA programables (RL/WL), longitudes de ráfaga programables y sobre la marcha (BL=16, 32)
• Actualización dirigida por banco para operaciones bancarias simultáneas y facilidad de programación de comandos
• Sensor de temperatura en chip para controlar la frecuencia de actualización automática
• Actualización automática de matriz parcial (PASR), potencia de salida seleccionable (DS), capacidad de parada de reloj
• Frecuencia de reloj de 2133MHz, velocidad de datos de 4266Mb/s/pin
• Voltaje de pedido 1.10V VDD2 / 0.60V VDDQ o 1.10V VDDQ
• Configuración de 512 Megas x 32
• Paquete WFBGA de 200 bolas, temperatura de funcionamiento de -25 °C a +85 °C