MT46H32M32LFB5-5 IT:B

MT46H32M32LFB5-5 IT:B es una SDRAM DDR móvil de bajo consumo. Es una memoria de acceso aleatorio dinámica CMOS de alta velocidad que contiene 1,073,741,824 bits. Está configurado internamente como una DRAM de cuatro bancos. Cada uno de los bancos de 268.435.456 bits del x16 está organizado como 16384 filas por 1024 columnas por 16 bits. Cada uno de los bancos de 268.435.456 bits del x32 está organizado como 8192 filas por 1024 columnas por 32 bits.

• El rango de voltaje operativo es de 1.8V, apagado profundo (DPD)
• Configuración de 32 Meg x 32, capacidad de parada de reloj
• El estilo de empaque es VFBGA de 90 bolas (8mm x 13mm), "verde"
• El tiempo (tiempo de ciclo) es de 5 ns en CL = 3 (200 MHz), direccionamiento estándar JEDEC
• El rango de temperatura de funcionamiento industrial es de –40 °C a +85 °C, segunda generación
• La velocidad del reloj es de 200MHz, luz estroboscópica de datos bidireccional por byte de datos (DQS)
• Entradas de reloj diferencial (CK y CK#), comandos ingresados en cada flanco positivo de CK
• DQS alineado en el borde con datos para LECTURA, alineado en el centro con datos para ESCRITURA
• Se admite la opción de precarga automática simultánea, actualización automática y modos de actualización automática
• Actualización automática con compensación de temperatura (TCSR), actualización automática de matriz parcial (PASR)