MT46H64M32LFBQ-48 IT:C

La MT46H64M32LFBQ-48 IT:C es una SDRAM LPDDR. Es una SDRAM DDR móvil de bajo consumo de 2Gb y una memoria de acceso aleatorio dinámica CMOS de alta velocidad que contiene 2,147,483,648 bits. Está configurado internamente como una DRAM de cuatro bancos. Cada uno de los bancos de 536,870,912 bits del x16 está organizado en 16384 filas por 2048 columnas por 16 bits. Cada uno de los bancos de 536,870,912 bits del x32 está organizado en 16384 filas por 1024 columnas por 32 bits. Tiene una arquitectura interna de doble velocidad de datos (DDR) canalizada, dos accesos a datos por ciclo de reloj, esta memoria tiene apagado profundo (DPD), registro de lectura de estado (SRR) y potencia de unidad de salida seleccionable (DS).

• El rango de voltaje operativo es de 1.8V, apagado profundo (DPD)
• Configuración de 64Meg x 32
• El estilo de empaque es VFBGA de 90 bolas (8mm x 13mm), "verde"
• El tiempo (tiempo de ciclo) es de 4.8 ns en CL = 3 (208 MHz), direccionamiento estándar JEDEC
• El rango de temperatura de funcionamiento es de –40˚C a +85˚C, generación de diseño
• La velocidad del reloj es de 208MHz, luz estroboscópica de datos bidireccional por byte de datos (DQS)
• Entradas de reloj diferencial (CK y CK#), comandos ingresados en cada flanco positivo de CK
• DQS alineado en el borde con datos para LECTURA; alineado en el centro con datos para ESCRITURA
• Se admite la opción de precarga automática simultánea, actualización automática y modos de actualización automática
• Actualización automática con compensación de temperatura (TCSR), actualización automática de matriz parcial (PASR)