
¿Necesita más?
| Cantidad | Precio en USD |
|---|---|
| 1+ | $17.340 |
Información del producto
Resumen del producto
AS4C32M16D2A-25BCN es una DRAM síncrona (SDRAM) DDR2 de 32M x 16 bits. Es una memoria de acceso aleatorio dinámica sincrónica (SDRAM) CMOS de doble velocidad de datos dos (DDR2) de alta velocidad que contiene 512Mbits en E/S de datos de 16 bits de ancho. Está configurado internamente como una DRAM de cuatro bancos, 4 bancos x direcciones de 8 Mb x 16 E/S. El dispositivo está diseñado para cumplir con las características clave de la DRAM DDR2, como CAS# publicado con latencia aditiva, latencia de escritura = latencia de lectura -1, ajuste de impedancia del controlador fuera del chip (OCD) y terminación en la matriz (ODT). Todas las entradas de control y dirección están sincronizadas con un par de relojes diferenciales suministrados externamente. Las entradas están bloqueadas en el punto de cruce de los relojes diferenciales (CK ascendente y CK# descendente). Todas las E/S están sincronizadas con un par de estroboscopios bidireccionales (DQS y DQS#) de manera sincrónica con la fuente. Se puede habilitar una función de precarga automática para proporcionar una precarga de fila temporizada automática que se inicia al final de la secuencia de ráfaga.
- Cumple con el estándar JEDEC, E/S de 1.8V del estándar JEDEC (compatible con SSTL-18)
- Fuentes de alimentación: VDD y VDDQ = +1.8V ± 0.1V, 8192 ciclos de actualización/64ms, paquete FBGA
- Admite la especificación de fluctuación de reloj JEDEC y funciona completamente sincrónico.
- Reloj diferencial, CK y CK#, estroboscopio de datos bidireccional simple/diferencial, DQS y DQS#
- 4 bancos internos para operación concurrente, arquitectura de precarga de 4 bits
- Precarga y apagado activo, registros de modo programable y modo extendido
- Latencia aditiva (AL) del CAS# publicado: 0, 1, 2, 3, 4, 5, 6, latencia de ESCRITURA = latencia de LECTURA - 1 tCK
- Duración de la ráfaga: 4 u 8, tipo de ráfaga: secuencial/entrelazada, habilitar/deshabilitar DLL
- Controlador fuera del chip (OCD), ajuste de impedancia, intensidad de salida de datos ajustable
- Frecuencia de reloj de 400MHz, velocidad de datos de 800Mbps/pin, temperatura de funcionamiento: TC = 0 a 95°C
Especificaciones técnicas
DDR2
32M x 16bit
FBGA
1.8
0
-
No SVHC (04-Feb-2026)
512
400
84Pines
Surface Mount
95
MSL 3 - 168 hours
Documentos técnicos (1)
Alternativas para el número de pieza AS4C32M16D2A-25BCN
1 producto (s) encontrado (s)
Legislación y medioambiente
RoHS
RoHS
Certificado de conformidad del producto
