AS4C64M16D3LC-12BIN

AS4C64M16D3LC-12BIN es una DRAM síncrona (SDRAM) DDR3L de 64M x 16 bits. Las DRAM de velocidad de datos doble 3L (DDR3L) de 1Gb son una arquitectura de velocidad de datos doble para lograr un funcionamiento a alta velocidad. Está configurado internamente como una DRAM de ocho bancos. El chip de 1Gb está organizado como dispositivos de 8Mbit x 16 E/S x 8 bancos. Logra velocidades de transferencia de datos dobles de alta velocidad de hasta 1600Mb/seg/pin para aplicaciones generales. El chip está diseñado para cumplir con todas las características clave de la DRAM DDR3L y todas las entradas de control y dirección están sincronizadas con un par de relojes diferenciales suministrados externamente. Las entradas están bloqueadas en el punto de cruce de los relojes diferenciales (CK ascendente y CK# descendente). Todas las E/S están sincronizadas con pares DQS diferenciales de manera sincrónica con la fuente.

• Compatible con el estándar JEDEC, admite la especificación de fluctuación del reloj JEDEC
• Funcionamiento totalmente sincrónico, frecuencia de reloj rápida: 800MHz, reloj diferencial, CK y CK#
• Estroboscopio de datos diferenciales bidireccional, DQS y DQS#, 8 bancos internos para funcionamiento simultáneo
• Arquitectura de precarga de 8n bits, arquitectura interna canalizada, precarga y apagado activo
• Registros de modo programable y modo extendido, latencia aditiva (AL): 0, CL-1, CL-2
• Duraciones de ráfaga programables: 4, 8, tipo de ráfaga: secuencial/entrelazado, control de impedancia del controlador de salida
• Actualización automática y autoactualización, nivelación de escritura
• Calibración ZQ, ODT dinámico (Rtt-Nom y Rtt-WR)
• Paquete FBGA de 96 bolas
• Rango de temperatura industrial de -40°C a 95°C