
¿Necesita más?
| Tipo de paquete | Cantidad | Precio unitario: | Total (Dólares USD) |
|---|---|---|---|
| Cinta adhesiva | 1 | $1,068.800 | $1,068.80 |
| Total (Dólares USD) Precio en USD | $1,068.80 | ||
| Cantidad | Precio en USD |
|---|---|
| 1+ | $1,068.800 |
| 10+ | $873.600 |
| 25+ | $824.800 |
| 50+ | $813.600 |
| 100+ | $801.800 |
| 250+ | $798.000 |
| 500+ | $751.600 |
Información del producto
Resumen del producto
El HMC7044 es un atenuador de fluctuación de fase N entero, de doble bucle y alto rendimiento capaz de realizar selección de referencia y generación de frecuencias de ruido de fase ultrabajas para convertidores de datos de alta velocidad con interfaces paralelas o seriales (tipo JESD204B). Cuenta con dos PLL en modo entero y VCO en chip superpuestos que son seleccionables por SPI con amplios rangos de sintonización de alrededor de 2.5GHz y 3GHz, respectivamente. Este dispositivo está diseñado para cumplir con los requisitos de los diseños de estaciones base GSM y LTE y ofrece una amplia gama de funciones de distribución y administración de reloj para simplificar los diseños de árbol de reloj de tarjeta de radio y banda base. Proporciona 14 salidas configurables y de bajo ruido para ofrecer flexibilidad en la interfaz con muchos componentes diferentes, incluidos convertidores de datos, matrices de puertas programables en campo (FPGA) y osciladores locales mezcladores (LO). Se utiliza en aplicaciones como sincronización de convertidores de datos, tarjetas de banda base de microondas, distribución de referencia de matriz de fase, etc.
- La fluctuación rms ultrabaja típica es 44fs a (12KHz a 20MHz, at 2457.6MHz)
- Hasta 14 LVDC, LVPECL o CML tipos de relojes de bloqueo (DCLKs) desde PLL2
- Ruido de fase programable por SPI versus consumo de energía, reguladores integrados para un PSRR excelente
- Interrupón válida SYSREF para simplificar sincronización JESD204B, banda estrecha, VCOs doble núcleo
- Hasta 2 salias (VCXO) de oscilador controlado por voltaje (VCXO) con búfer
- Hasta 4 relojes de entrada en modos LVDS, LVPECL, CMOS, y CML
- Modo de retención de frecuencia para mantener la frecuencia de salida
- Modo de retención de frecuencia para mantener la frecuencia de salida
- Detección de pérdida de señal (LOS) y conmutación de referencia sin impacto
- La temperatura de funcionamiento es de -40°C a +85°C, el estilo del paquete es LFCSP-VQ de 68 conductores
Notas
Los productos ADI solo están autorizados (y vendidos) para su uso por parte del cliente y no deben revenderse ni transmitirse de otro modo a ningún tercero.
Especificaciones técnicas
Jitter Attenuator
3.2GHz
LFCSP-EP
68Pines
-
-40°C
-
No SVHC (04-Feb-2026)
3.135V
3.465V
LFCSP-EP
-
14Salidas
85°C
MSL 3 - 168 hours
Documentos técnicos (2)
Productos relacionados
1 producto (s) encontrado (s)
Legislación y medioambiente
RoHS
RoHS
Certificado de conformidad del producto
