CY7C1380KV33-167AXI

El CY7C1380KV33-167AXI es una SRAM canalizada que se integra con circuitos periféricos sincrónicos avanzados y un contador de dos bits para operación de ráfaga interna. Todas las entradas sincrónicas están controladas por registros mediante una entrada de reloj activada por flanco positivo (CLK). Las entradas sincrónicas incluyen todas las direcciones, todas las entradas de datos, habilitación de chip de canalización de direcciones (CE1 bajo activo), habilitaciones de chip de expansión de profundidad (CE2 y CE3 bajos activos), entradas de control de ráfaga (ADSC, ADSP y ADV bajo activo), habilitaciones de escritura (BWX bajo activo y BWE bajo activo) y escritura global (GW bajo activo). Las entradas asincrónicas incluyen la habilitación de salida (OE baja activa) y el pin ZZ. La dirección y la habilitación del chip se registran en el borde ascendente del reloj cuando el procesador de estroboscopio de dirección (ADSP bajo activo) o el controlador de estroboscopio de dirección (ADSC bajo activo) está activo. La dirección de ráfaga subsiguiente se puede generar internamente, ya que esto está controlado por el pin de avance (ADV bajo activo).

• Tecnología de proceso de 65nm, 3.3V VDD, velocidad de 167MHz
• Entradas y salidas registradas para operación en canalización
• Tiempo de acceso máximo de 3.4ns, corriente de funcionamiento máxima de 163mA
• Proporciona una tasa de acceso 3-1-1-1 de alto rendimiento
• Estrobos de dirección de procesador y controlador independientes
• Escritura automática sincrónica, habilitación de salida asincrónica, deselección de chip de ciclo único
• Exploración de límites compatible con JTAG IEEE 1149.1
• Rango de voltaje de alimentación de 3.135 a 3.6V
• La capacitancia de entrada/salida es de 5pF (TA=25 °C, f=1MHz, VDD=3.3V, VDDQ=2.5V)
• Paquete TQFP de 100 pines, rango de temperatura industrial de -40 a +85 °C