S25FL512SAGBHI210

El S25FL512SAGBHI210 es un núcleo CMOS 3V de memoria flash no volátil MirrorBit® de 512 MB con una versátil interfaz periférica serie de E/S con E/S múltiple. Se admite la entrada y salida en serie SPI tradicional de 1 bit, así como los comandos en serie opcionales de 2 y 4 bits. Esta interfaz de ancho múltiple se llama SPI multi-I/O o MIO. Además, la familia FL-S agrega soporte para comandos de lectura de velocidad de datos doble (DDR) para SIO, DIO y QIO que transfieren direcciones y leen datos en ambos extremos del reloj. La arquitectura eclipse presenta un búfer de programación de páginas que permite programar hasta 256 palabras (512 bytes) en una sola operación, lo que resulta en una programación y borrado efectivo más rápido que el programa SPI de la generación anterior o algoritmos de borrado. Al usar dispositivo FL-S a las velocidades de reloj más altas compatibles con los comandos QIO o DDR-QIO, la velocidad de transferencia de lectura de instrucciones puede igualar o superar las memorias flash tradicionales de interfaz paralela, asíncronas, NOR y al mismo tiempo reducir drásticamente el recuento de señales.

• Polaridad del reloj SPI y modos de fase 0 y 3
• Conjunto de comandos en serie y espacio compatible con las familias S25FL-A, S25FL-K y S25FL-P SPI
• Conjunto de comandos de E/S múltiple y huella compatible con la familia SPI S25FL-P.
• Datos de interfaz flash común (CFI) para información de configuración
• Programación de página de entrada cuádruple (APP) para sistemas de reloj lento
• Ciclismo de resistencia - 100000 ciclos de borrado de programas en cualquier sector típico
• Retención de datos: 20 años de retención de datos típica
• Bits de registro de estado para controlar la protección contra el programa/borrado de un rango contiguo de sectores
• Protección avanzada del sector.
• Tecnología MirrorBit de 65nm con arquitectura Eclipse™