IS43TR16512BL-107MBL

La IS43TR16512BL-107MBL es una SDRAM DDR3 de 8Gb y 512Mx16 1866MT/s El controlador de memoria inicia el modo de nivelación de todas las DRAM estableciendo el bit 7 de MR1 en 1. Al ingresar al modo de nivelación de escritura, los pines DQ están en modo de conducción indefinido. Durante el modo de nivelación de escritura, solo se permiten los comandos NOP o DESELECT, así como un comando MRS para salir del modo de nivelación de escritura. Dado que el controlador nivela un rango a la vez, la salida de otros rangos debe deshabilitarse configurando el bit A12 de MR1 en 1. DRAM muestrea el estado CK - CK# con el flanco ascendente de DQS - DQS# y proporciona retroalimentación en el bus DQ de forma asincrónica después de la temporización tWLO. En este producto, todos los bits de datos ("bits DQ principales") que son DQ0~DQ7 para x8, o DQ0~DQ15 para x16, proporcionan la retroalimentación de nivelación.

• El voltaje estándar es VDD y VDDQ = 1.5V ± 0.075V
• Velocidades de transferencia de datos de alta velocidad con una frecuencia del sistema de hasta 933MHz
• 8 bancos internos para operación concurrente, arquitectura de precarga de 8n bits
• Latencia CAS programable, latencia aditiva programable: 0, CL-1, CL-2
• Latencia de escritura CAS programable (CWL) basada en tCK, cambio de BL sobre la marcha, actualización automática (ASR)
• Secuencia de ráfagas programable: secuencial o intercalada, temperatura de autoactualización (SRT)
• Actualización automática de matriz parcial, pin de REINICIO asíncrono, nivelación de escritura
• OCD (ajuste de impedancia del controlador fuera del chip), ODT dinámico (terminación en chip)
• Paquete BGA de 96 bolas
• Rango de clasificación de temperatura industrial de -40 °C ≤ TC ≤ 95 °C