ATF1502ASV-15AU44

Dispositivo lógico programable complejo (CPLD) de alta densidad y alto rendimiento de la serie ATF15xx que utiliza la tecnología de memoria borrable eléctricamente. Con 64 macrocélulas lógicas y hasta 68 entradas, integra fácilmente la lógica de varios TTL, SSI, MSI, LSI y PLD clásicos. Las matrices de interruptores de enrutamiento mejoradas aumentan el recuento de puertas utilizables y las probabilidades de modificaciones exitosas del diseño con clavija bloqueada. El ATF1504AS tiene hasta 68 pines de E/S bidireccionales y cuatro pines de entrada dedicados. Cada pin dedicado también puede servir como señal de control global, reloj de registro, reinicio de registro o habilitación de salida. Cada una de estas señales de control se puede seleccionar para su uso individualmente dentro de cada macrocélula. Cada una de las 64 macrocélulas genera una retroalimentación oculta que va al bus global. Cada entrada y pin de E/S también se alimenta al bus global. La matriz de conmutación de cada bloque lógico selecciona 40 señales individuales del bus global.

• Complejo de alta densidad, alto rendimiento, borrable eléctricamente, programable
• Programabilidad en el sistema (ISP) a través de JTAG
• Macrocélula lógica flexible
• Tecnología EE avanzada
• Prueba de escaneo de límites JTAG según IEEE Std. Compatible con 1149.1-1990 y 1149.1a-1993
• Compatible con PCI
• Términos de producto habilitados para salida
• Transparente - modo de cierre
• Salida combinatoria con retroalimentación registrada dentro de cualquier macrocelda
• Tres pines de reloj global
• Circuitos ITD (detección de transición de entrada) en relojes, entradas y E/S globales
• Entrada registrada rápida del término del producto
• Opción programable de 'pin-keeper'
• Opción de reinicio de encendido de VCC
• Opción de pull-up en los pines JTAG TMS y TDI
• Funciones avanzadas de administración de energía