MT40A1G16TD-062E AAT:F

La SDRAM DDR4 automotriz MT40A1G16TD-062E AAT:F es una memoria de acceso aleatorio dinámica de alta velocidad configurada internamente como una DRAM de ocho bancos para la configuración x16 y como una DRAM de 16 bancos para las configuraciones x8. La SDRAM DDR4 utiliza una arquitectura de precarga de 8n para lograr un funcionamiento de alta velocidad. La arquitectura 8n-prefetch se combina con una interfaz diseñada para transferir dos palabras de datos por ciclo de reloj en los pines de E/S. Una sola operación de LECTURA o ESCRITURA para la SDRAM DDR4 consta de una única transferencia de datos de cuatro ciclos de reloj y 8n bits de ancho en el núcleo DRAM interno y dos transferencias de datos correspondientes de medio ciclo de reloj y n bits de ancho en los pines de E/S.

• E/S de drenaje abierto pseudo de 1.2V, generación de VREFDQ interna y ajustable en chip
• Arquitectura de precarga de 8n bits, preámbulos de estroboscopio de datos programables, calibración del controlador de salida
• Entrenamiento de preámbulo de luz estroboscópica de datos, latencia de comando/dirección (CAL)
• Capacidad de LECTURA y ESCRITURA de registros multipropósito, nivelación de escritura
• Modo de actualización automática, actualización automática de bajo consumo (LPASR), actualización controlada por temperatura (TCR)
• Actualización de granularidad fina, cancelación de actualización automática, máximo ahorro de energía
• Paquete FBGA de 96 bolas, terminación en matriz (ODT) nominal, de estacionamiento y dinámica
• Inversión de bus de datos (DBI) para bus de datos, paridad de comando/dirección (CA)
• Comprobación de redundancia cíclica (CRC) de escritura en bus de datos, direccionabilidad por DRAM
• Cumple con JEDEC JESD-79-4, capacidad sPPR y hPPR, calificación AEC-Q100