¿Necesita más?
Cantidad | Precio en USD |
---|---|
1+ | $7.720 |
10+ | $7.670 |
Información del producto
Resumen del producto
MT41K128M16JT-125 IT:K es un dispositivo SDRAM DDR3L de 1,35 V. La arquitectura de doble velocidad de datos es una arquitectura de captación previa de 8n con una interfaz diseñada para transferir dos palabras de datos por ciclo de reloj en los pines de E/S. Una única operación de LECTURA o ESCRITURA para la SDRAM DDR3 consiste efectivamente en una única transferencia de datos de cuatro ciclos de reloj y 8n bits de ancho en el núcleo DRAM interno y ocho transferencias de datos correspondientes de medio ciclo de reloj y n bits de ancho. en los pines de E/S. La luz estroboscópica de datos diferencial (DQS, DQS#) se transmite externamente, junto con los datos, para su uso en la captura de datos en el receptor de entrada SDRAM DDR3. DQS está alineado al centro con los datos de ESCRITURA. Los datos leídos se transmiten mediante la SDRAM DDR3 y se alinean con los bordes de las luces estroboscópicas de datos. La SDRAM DDR3 funciona desde un reloj diferencial (CKandCK#)
- Configuración de 128 megas x 16, tCK = 1,25 ns, CL = grado de 11 velocidades, configuración de 16 megas x 16 x 8 bancos
- Recuento de actualización de 8K, dirección de fila de 16K A[13:0], dirección de banco de 8BA[2:0], dirección de columna de 1K A[9:0]
- Velocidad de datos de 1866MT/s, objetivo 11-11-11 tRCDt-RP-CL, 13.75ns tRCD, 13.75ns tRP, 13.75ns CL
- VDD = VDDQ = 1.35V (1.283–1.45V), compatible con versiones anteriores de VDD = VDDQ = 1.5V ±0.075V
- Luz estroboscópica de datos bidireccional diferencial, modo de actualización automática de arquitectura de captación previa de 8 bits
- Entradas de reloj diferencial (CK, CK#), 8 bancos internos, latencia CAS (WRITE) programable (CWL)
- Terminación integrada (ODT) nominal y dinámica para señales de datos, estroboscópicas y de máscara
- Latencia (CL) CAS programable (READ), latencia aditiva CAS publicada programable (AL)
- Longitud de ráfaga fija (BL) de 8 y corte de ráfaga (BC) de 4 (a través del conjunto de registros de modo [MRS])
- Paquete FBGA de 96 bolas, rango de temperatura de funcionamiento industrial de -40 °C a +95 °C
Especificaciones técnicas
DDR3L
2Gbit
128M x 16bit
800MHz
FBGA
1.35V
1.25ns
95°C
No SVHC (17-Jan-2023)
2Gbit
128M x 16bit
800MHz
FBGA
96Pines
Surface Mount
-40°C
-
Documentos técnicos (1)
Legislación y medioambiente
RoHS
RoHS
Certificado de conformidad del producto