Imprimir página
MT53D1024M32D4DT-046 WT:D
DRAM, LPDDR4, 32 Gbit, 1G x 32bit, 2.133 Ghz, VFBGA, 200 Pines
La imagen solo tiene fines ilustrativos. Consulte la descripción del producto.
FabricanteMICRON
No. Parte FabricanteMT53D1024M32D4DT-046 WT:D
No. Parte Newark83AH2735
Hoja de datos técnicos
1,092 En Stock
¿Necesita más?
Envío el mismo día
Haga el pedido antes de las 9 p.m., hora estándar del este, para un envío normal
Disponible en la cantidad indicada
| Cantidad | Precio en USD |
|---|---|
| 1+ | $25.060 |
| 5+ | $25.060 |
| 10+ | $25.060 |
| 25+ | $25.060 |
| 50+ | $25.060 |
| 100+ | $25.060 |
| 250+ | $25.060 |
Precio para:Cada
Mínimo: 1
Múltiple: 1
$25.06
Agregar número de pieza /nota de línea
Se agregó a su confirmación de pedido, factura y nota de envío solo para este pedido.
Este número se agregará a la confirmación del pedido, la factura, la nota de envío, el correo electrónico de confirmación y la etiqueta del producto.
Información del producto
FabricanteMICRON
No. Parte FabricanteMT53D1024M32D4DT-046 WT:D
No. Parte Newark83AH2735
Hoja de datos técnicos
Tipo de DRAMLPDDR4 Móvil
Densidad de DRAM0
Densidad de Memoria32Gbit
Configuración de Memoria1G x 32bit
Configuración Memoria DRAM0
Frecuencia Max de Reloj2.133GHz
Frecuencia de Reloj0
Memoria, Tipo0
Estuche / Paquete CIVFBGA
No. de Pines200Pines
Tensión de Alimentación Nom.1.1V
Tiempo de Acceso0
IC, MontajeSurface Mount
Temperatura de Trabajo Mín.-25°C
Temperatura de Trabajo Máx.85°C
Rango de Producto-
Sustancia Extremadamente Preocupante (SVHC)No SVHC (08-Jul-2021)
Resumen del producto
MT53D1024M32D4DT-046 WT:D 8Gb mobile low-power DDR4 SDRAM with low VDDQ (LPDDR4X) is a high-speed CMOS, dynamic random-access memory. The device is internally configured with x16 I/O, 8-banks.
- 1.10V VDD2 / 0.60V VDDQ or 1.10V VDDQ operating voltage, 1024 Meg x 32 configuration
- LPDDR4, 4 die addressing, 468ps, tCK RL = 36/40 cycle time
- 16n prefetch DDR architecture, 8 internal banks per channel for concurrent operation
- Single-data-rate CMD/ADR entry, bidirectional/differential data strobe per byte lane
- Programmable READ and WRITE latencies (RL/WL)
- Programmable and on-the-fly burst lengths (BL = 16, 32)
- Directed per-bank refresh for concurrent bank operation and ease of command scheduling
- On-chip temperature sensor to control self refresh rate, partial-array self refresh (PASR)
- 200-ball WFBGA package
- Operating temperature range from -25°C to +85°C
Especificaciones técnicas
Tipo de DRAM
LPDDR4 Móvil
Densidad de Memoria
32Gbit
Configuración Memoria DRAM
0
Frecuencia de Reloj
0
Estuche / Paquete CI
VFBGA
Tensión de Alimentación Nom.
1.1V
IC, Montaje
Surface Mount
Temperatura de Trabajo Máx.
85°C
Sustancia Extremadamente Preocupante (SVHC)
No SVHC (08-Jul-2021)
Densidad de DRAM
0
Configuración de Memoria
1G x 32bit
Frecuencia Max de Reloj
2.133GHz
Memoria, Tipo
0
No. de Pines
200Pines
Tiempo de Acceso
0
Temperatura de Trabajo Mín.
-25°C
Rango de Producto
-
Documentos técnicos (2)
Legislación y medioambiente
US ECCN:EAR99
EU ECCN:Unknown
Conforme a RoHS:Sí
RoHS
Cumplimiento de ftalatos con respecto a la restricción de sustancias peligrosas (RoHS):Sí
RoHS
Valor de sustancia extremadamente preocupante:No SVHC (08-Jul-2021)
Descargue el certificado de cumplimiento del producto
Certificado de conformidad del producto