74AUP1G74DC,125

El 74AUP1G74DC,125 es un flip-flop tipo D activado por flanco positivo, con entradas individuales de datos (D), reloj (CP), ajuste (SD, activo bajo) y reinicio (RD, activo bajo), y salidas complementarias Q y Q, también activas en bajo. Los datos en la entrada D que cumplan con los requisitos de tiempo de ajuste y retención durante la transición de reloj de bajo a alto se almacenarán en el flip-flop y aparecerán en la salida Q. La acción de disparo de Schmitt en todas las entradas hace que el circuito sea tolerante a un tiempo de subida y bajada de entrada más lento. Este dispositivo garantiza un consumo de energía estática y dinámica muy bajo en todo el rango de VCC, desde 0.8V hasta 3.6V. Este dispositivo está completamente especificado para aplicaciones de apagado parcial que usan IOFF. El circuito IOFF desactiva la salida, evitando así la posible corriente de reflujo dañina a través del dispositivo cuando está apagado. Cuenta con protección ESD (HBM: ANSI/ESDA/JEDEC JS-001 clase 3A supera los 5000V, CDM: ANSI/ESDA/JEDEC JS-002 clase C3, supera los 1000 V).

• CMOS de baja disipación de potencia y alta inmunidad al ruido
• Entradas tolerantes a sobrevoltajes de hasta 3.6V, rendimiento de enganche superior a 100mA según JESD 78 Clase II
• Sobreimpulso y subimpulso de bajo ruido <lt/>10% de VCC, cumple con los estándares JEDEC
• El circuito IOFF proporciona un funcionamiento en modo de apagado parcial.
• La corriente de fuga de entrada es de ±0.75μA máx. a (VI = GND a 3.6V; VCC = 0V a 3.6V)
• Corriente de fuga al apagar: ±0.75μA (máximo) en el puerto A (VI o VO = 0V a 3.6V; VCC = 0V)
• La corriente de alimentación es de 1.4μA como máximo en (VI = GND o VCC; IO = 0A; VCC = 0.8V a 3.6V).
• El retardo de propagación es de 14.2ns máximo (VCC = 1.1V a 1.3V; CL = 5pF).
• Rango de temperatura de funcionamiento de -40°C a +125°C
• Encapsulado VSSOP8