74HC112PW,118

El 74HC112PW,118 es un flip-flop JK doble activado por flanco negativo. Dispone de entradas J y K individuales, y entradas de reloj (CP activa en bajo), ajuste (SD activa en bajo) y reinicio (RD activa en bajo). También cuenta con salidas complementarias nQ y n Q activas en bajo. Las entradas de ajuste y reinicio son asíncronas activas en bajo y operan independientemente de la entrada de reloj. Las entradas J y K controlan los cambios de estado de los flip-flops, tal como se describe en la tabla de funciones de selección de modo. Las entradas J y K deben estar estables durante un tiempo de configuración previo a la activación. Transición de reloj de ALTO a BAJO para un funcionamiento predecible. Las entradas incluyen diodos de pinza que permiten el uso de resistencias limitadoras de corriente para interconectar las entradas con voltajes que exceden los VCC. La acción del disparador Schmitt en la entrada del reloj hace que el circuito sea altamente tolerante a tiempos más lentos de subida y bajada del reloj. Incorpora protección ESD (HBM JESD22-A114F supera los 2000V, MM JESD22-A115-A supera los 200V).

• Nivel de entrada CMOS
• Activación y desactivación asíncronas.
• Especificado de conformidad con la norma JEDEC n.° 7A.
• Rango de voltaje de alimentación de 2V a 6V
• La corriente de fuga de entrada es de ±0.1μA como máximo en (VI = VCC o GND; VCC = 6.0V, 25 °C).
• La corriente de alimentación es de 4μA como máximo en (VI = VCC o GND; IO = 0A; VCC = 6.0V, 25 °C).
• La ​​capacitancia de entrada es de 3.5pF típica a (25 °C).
• El retardo de propagación es de 55ns típico a (VCC = 2.0V, 25 °C)
• Rango de temperatura de funcionamiento de -40°C a +125°C
• Encapsulado TSSOP16