74HC595D,118

El 74HC595D es un dispositivo CMOS de puerta de alta velocidad y es compatible con pines con Schottky TTL (LSTTL) de baja potencia. Se especifican de conformidad con la norma JEDEC n.° 7A. El 74HC595D es un registro de desplazamiento serie de 8 etapas con un registro de almacenamiento y 3 salidas de estado. Los registros tienen relojes independientes. Los datos se desplazan con las transiciones ascendentes de la entrada de reloj del registro de desplazamiento (SHCP). Los datos de cada registro se transfieren al registro de almacenamiento con una transición ascendente de la entrada de reloj del registro de almacenamiento (STCP). Si ambos relojes están conectados, el registro de desplazamiento siempre estará un pulso de reloj adelantado con respecto al registro de almacenamiento. El registro de desplazamiento dispone de una entrada serie (DS) y una salida serie estándar (Q7S) para conexión en cascada. También cuenta con reinicio asíncrono (activo en bajo) para las 8 etapas del registro de desplazamiento. El registro de almacenamiento dispone de 8 salidas de controlador de bus de tres estados en paralelo. Los datos del registro de almacenamiento aparecen en la salida cuando la entrada de habilitación de salida (OE) está en bajo.

• Entrada serie de 8 bits
• Salida serie o paralela de 8 bits
• Registro de almacenamiento con salidas de tres estados
• Registro de desplazamiento con borrado directo
• Frecuencia típica de desplazamiento de salida: 100 MHz