74LV74PW-Q100J

El 74LV74PW-Q100J es un flip-flop tipo D de doble activación por flanco positivo con entradas individuales de datos (nD), reloj (nCP), ajuste (n SD activo bajo) y reinicio (n RD activo bajo), y salidas complementarias nQ y n Q activas bajas. Los datos en la entrada D que cumplan con los requisitos de tiempo de ajuste y retención durante la transición de reloj de bajo a alto se almacenarán en el flip-flop y aparecerán en la salida nQ. Las entradas incluyen diodos de pinza. Esto permite el uso de resistencias limitadoras de corriente para conectar entradas a voltajes superiores a VCC. Este producto ha sido homologado según la norma Q100 (Grado 1) del Consejo de Electrónica Automotriz (AEC) y es apto para su uso en aplicaciones automotrices. Cuenta con protección ESD (MIL-STD-833, método 3015 supera los 2000 V; HBM JESD22-A114F supera los 2000 V; MM JESD22-A115-A supera los 200 V; C = 200 pF, R = 0 ohm).

• Voltaje de la fuente de alimentación entre 1V a 5.5V
• Optimizado para aplicaciones de bajo voltaje de 1V a 3.6V.
• CMOS de baja disipación de potencia, interfaz directa con niveles TTL (de 2.7V a 3.6V)
• El rendimiento de enganche supera los 100 mA según JESD 78 Clase II Nivel B
• La corriente de fuga de entrada es de ±1μA máx. a (VI = VCC o GND; VCC = 5.5V, -40 °C a +85 °C)
• La ​​corriente de alimentación es de 20μA máxima a (VI = VCC o GND; IO = 0 A; VCC = 5.5V, -40 °C a +85 °C).
• La capacitancia de entrada es de 3.5pF (típica) en el rango de temperatura de -40 °C a +85 °C.
• El retardo de propagación es típico de 70ns a (VCC = 1.2V, -40 °C a +85 °C)
• Rango de temperatura de funcionamiento de -40°C a +125°C
• Encapsulado TSSOP14