74LVC1G74DC,125

El 74LVC1G74DC,125 es un flip-flop tipo D activado por flanco positivo, con entradas individuales de datos (D), reloj (CP), ajuste (SD, activo bajo) y reinicio (RD, activo bajo), y salidas complementarias Q y Q, también activas en bajo. Los datos en la entrada D que cumplan con los requisitos de tiempo de ajuste y retención durante la transición de reloj de bajo a alto se almacenarán en el flip-flop y aparecerán en la salida Q. Las entradas pueden ser controladas desde dispositivos de 3.3V o 5V. Esta característica permite utilizar este dispositivo como traductor en entornos mixtos de 3.3V y 5V. La acción de disparo de Schmitt en todas las entradas hace que el circuito sea tolerante a un tiempo de subida y bajada de entrada más lento. Este dispositivo está completamente especificado para aplicaciones de apagado parcial que usan IOFF. El circuito IOFF desactiva la salida, evitando así la posible corriente de reflujo dañina a través del dispositivo cuando está apagado.

• Amplio rango de voltaje de alimentación: de 1.65V a 5.5V, con protección ESD.
• Entradas tolerantes a sobretensiones de hasta 5.5V, alta inmunidad al ruido.
• CMOS de bajo consumo energético, interfaz directa con niveles TTL
• El circuito IOFF proporciona un funcionamiento en modo de apagado parcial.
• El rendimiento de enganche supera los 250mA y cumple con la norma JEDEC.
• La corriente de fuga de entrada es de ±0.1μA típica a (VI = 5.5V o GND; VCC = 0 V a 5.5V, Tamb = -40 °C a +85 °C).
• La ​​corriente de alimentación es de 0.1μA típica a (VI = 5.5V o GND; VCC = 1.65V a 5.5V; IO = 0A; Tamb = -40 °C a +85 °C).
• El retardo de propagación es típico de 6ns con VCC entre 1.65V y 1.95V, Tamb entre -40 °C y +85 °C.
• Rango de temperatura de funcionamiento de -40°C a +125°C
• Encapsulado VSSOP8