AS4C128M16D3LC-12BIN

AS4C128M16D3LC-12BIN es una DRAM síncrona (SDRAM) DDR3L de 128Mb x 16 bits. La DRAM de doble velocidad de datos 3L (DDR3L) de 2Gb es una arquitectura de doble velocidad de datos para lograr un funcionamiento a alta velocidad. Está configurado internamente como una DRAM de ocho bancos. El chip de 2 Gb está organizado como dispositivos de banco de 16Mbit x 16 E/S x 8. Este dispositivo sincrónico logra velocidades de transferencia de datos dobles de alta velocidad de hasta 1600Mb/seg/pin para aplicaciones generales. El chip está diseñado para cumplir con todas las características clave de la DRAM DDR3L y todas las entradas de control y dirección están sincronizadas con un par de relojes diferenciales suministrados externamente. Las entradas están bloqueadas en el punto de cruce de los relojes diferenciales (CK ascendente y CK# descendente). Todas las E/S están sincronizadas con pares DQS diferenciales de manera sincrónica con la fuente.

• Cumple con el estándar JEDEC, admite la especificación de fluctuación de reloj JEDEC, actualización automática y autoactualización
• Fuentes de alimentación: VDD y VDDQ=1.35V (1.283 a 1.45V), compatible con versiones anteriores de VDD y VDDQ=1.5V ± 0.075V
• Funcionamiento totalmente sincrónico, frecuencia de reloj rápida de 800MHz, reloj diferencial, CK y CK#
• Estroboscopio de datos diferenciales bidireccional, DQS y DQS#, 8 bancos internos para funcionamiento simultáneo
• Arquitectura de precarga de 8n bits, arquitectura interna canalizada, precarga y apagado activo
• Registros de modo programable y modo extendido, latencia aditiva (AL): 0, CL-1, CL-2
• Duraciones de ráfaga programables: 4, 8, tipo de ráfaga: secuencial/entrelazado, control de impedancia del controlador de salida
• Nivelación de escritura, calibración ZQ, ODT dinámico (Rtt-Nom y Rtt-WR)
• Paquete FBGA Org de 128M x 16, 96 bolas
• Rango de temperatura industrial de -40°C a 95°C