AS4C256M16D3C-12BIN

AS4C256M16D3C-12BIN es una DRAM síncrona (SDRAM) DDR3 de 256M x 16 bits. La DRAM de velocidad de datos doble 3 de 4Gb es una arquitectura de velocidad de datos doble para lograr un funcionamiento de alta velocidad. Está configurado internamente como una DRAM de ocho bancos. El chip de 4Gb está organizado como dispositivos de 32Mbit x 16 E/S x 8 bancos. Este dispositivo sincrónico logra velocidades de transferencia de datos dobles de alta velocidad de hasta 2133Mb/seg/pin para aplicaciones generales. El chip está diseñado para cumplir con todas las características clave de la DRAM DDR3 y todas las entradas de control y dirección están sincronizadas con un par de relojes diferenciales suministrados externamente. Las entradas están bloqueadas en el punto de cruce de los relojes diferenciales (CK ascendente y CK# descendente). Todas las E/S están sincronizadas con pares DQS diferenciales de manera sincrónica con la fuente.

• Compatible con el estándar JEDEC, admite la especificación de fluctuación del reloj JEDEC
• Funcionamiento totalmente síncrono, reloj diferencial, CK y CK#
• Estroboscopio de datos diferenciales bidireccional, DQS y DQS#
• 8 bancos internos para operación concurrente, arquitectura de precarga de 8n bits
• Arquitectura interna canalizada, precarga y apagado activo
• Registros de modo programable y modo extendido, latencia aditiva (AL): 0, CL-1, CL-2
• Duraciones de ráfaga programables: 4, 8, tipo de ráfaga: secuencial/entrelazada
• Control de impedancia del controlador de salida, nivelación de escritura, calibración ZQ, actualización automática y actualización automática
• ODT dinámico (Rtt-Nom y Rtt-WR), reloj máximo de 800MHz
• Paquete FBGA de 96 bolas, rango de temperatura industrial de -40 °C a 95 °C