AS4C256M16D3LC-10BCN

AS4C256M16D3LC-10BCN es una DRAM síncrona (SDRAM) DDR3L de 256Mb x 16 bits. La DRAM de velocidad doble de datos 3 (DDR3L) de 4Gb es una arquitectura de velocidad doble de datos para lograr un funcionamiento a alta velocidad. Está configurado internamente como una DRAM de ocho bancos. El chip de 4Gb está organizado como dispositivos de banco de 32Mbit x 16 E/S x 8. Este dispositivo sincrónico logra velocidades de transferencia de datos dobles de alta velocidad de hasta 1866Mb/seg/pin para aplicaciones generales. El chip está diseñado para cumplir con todas las características clave de la DRAM DDR3L y todas las entradas de control y dirección están sincronizadas con un par de relojes diferenciales suministrados externamente. Las entradas están bloqueadas en el punto de cruce de los relojes diferenciales (CK ascendente y CK# descendente). Todas las E/S están sincronizadas con pares DQS diferenciales de manera sincrónica con la fuente.

• Compatible con el estándar JEDEC, admite la especificación de fluctuación del reloj JEDEC
• Fuentes de alimentación: VDD y VDDQ=1.35V (1.283 a 1.45V), compatible con versiones anteriores de VDD y VDDQ=1.5 ± 0.075V
• Funcionamiento totalmente síncrono, reloj diferencial, CK y CK#
• Estroboscopio de datos diferenciales bidireccional, DQS y DQS#
• 8 bancos internos para operación concurrente, arquitectura de precarga de 8n bits
• Arquitectura interna canalizada, precarga y apagado activo
• Duraciones de ráfaga programables: 4, 8, tipo de ráfaga: secuencial/entrelazada
• Control de impedancia del controlador de salida, nivelación de escritura, calibración ZQ, actualización automática y actualización automática
• ODT dinámico (Rtt-Nom y Rtt-WR), reloj máximo de 933MHz
• Paquete FBGA de 96 bolas, rango de temperatura comercial de 0 °C a 95 °C