AS7C1026B-12JCN

AS7C1026B-12JCN es una SRAM CMOS de 5V y 64K X 16. Es un dispositivo de memoria de acceso aleatorio estático (SRAM) CMOS de 1,048,576 bits de alto rendimiento organizado en 65,536 palabras × 16 bits. Está diseñado para aplicaciones de memoria donde se desea acceso rápido a datos, bajo consumo e interfaz sencilla. Cuando el CE activo bajo es alto, el dispositivo ingresa al modo de espera. Si las entradas siguen alternando, el dispositivo consumirá energía ISB Si el bus está estático, se alcanza la potencia máxima en modo de espera (ISB1). El dispositivo proporciona múltiples pines centrales de alimentación y tierra, y controles de habilitación de bytes separados, lo que permite escribir y leer bytes individuales. La LB activa baja controla los bits inferiores, I/O0 a I/O7, y la UB activa baja controla los bits superiores, I/O8 a I/O15. Todas las entradas y salidas del chip son compatibles con TTL y el funcionamiento se realiza desde una única fuente de alimentación de 5V.

• Organización: 65,536 palabras × 16 bits, tiempo de acceso de 12ns
• Pines de alimentación y tierra centrales para reducir el ruido
• Bajo consumo de energía: 605mW/máx. a 10ns (activo), 55mW/máx. E/S CMOS (en espera)
• Tecnología CMOS de 6 T y 0.18 u
• Fácil expansión de memoria con entradas CE activas bajas y OE activas bajas
• Compatible con TTL, E/S de tres estados, empaquetado estándar JEDEC
• La protección ESD es ≥2000 volts
• La corriente de enganche es ≥ 200mA
• Plástico SOJ, paquete de 400 mil
• Rango de temperatura comercial de 0 a 70°C