
¿Necesita más?
| Cantidad | Precio en USD |
|---|---|
| 1+ | $52.520 |
| 5+ | $50.530 |
| 10+ | $48.540 |
| 25+ | $46.980 |
| 50+ | $45.820 |
Información del producto
Resumen del producto
El CY7C1061GE30-10ZSXI es un dispositivo de RAM estática rápida CMOS de alto rendimiento con ECC integrado. Se ofrece con opciones de habilitación de chip simple y doble, y en múltiples configuraciones de pines. El dispositivo CY7C1061GE incluye un pin ERR que indica un evento de detección y corrección de errores de un bit durante un ciclo de lectura. Para acceder a dispositivos con una sola entrada de habilitación de chip, active la entrada de habilitación de chip (CE activa en bajo) en nivel bajo. Para acceder a dispositivos con doble habilitación de chip, active ambas entradas de habilitación de chip: CE1 activa en bajo y CE2 en alto. Para realizar escrituras de datos, active la entrada de habilitación de escritura (WE activa en bajo) en nivel bajo y proporcione los datos y la dirección en los pines de datos del dispositivo (E/S0 a E/S15) y en los pines de dirección (A0 a A19), respectivamente. Las entradas de habilitación de byte en alto (BHE activa en bajo) y de habilitación de byte en bajo (BLE activa en bajo) controlan las escrituras de bytes y escriben datos en las líneas de E/S correspondientes en la ubicación de memoria especificada. Los controles BHE activos bajos de I/O8 a I/O15 y los controles BLE activos bajos de I/O0= a I/O7.
- Rango de voltaje de 2.2V a 3.6V, velocidad de 10 ns
- Código de corrección de errores integrado (ECC) para la corrección de errores de un solo bit
- Rango de funcionamiento ICC desde 90mA típico (f=fmáx., TA=25 °C, VCC=3V)
- Corriente de apagado automático CE: las entradas CMOS son de 20mA típicas (VCC máx., 0.2V)
- Retención de datos de 1.0V, entradas y salidas compatibles con lógica transistor-transistor (TTL).
- Pin de indicación de error (ERR) para indicar la detección y corrección de errores de 1 bit
- La capacitancia de entrada es 10pF (TA = 25 °C, f = 1 MHz, VCC = VCC(típ))
- La capacitancia de E/S es de 10pF (TA=25 °C, f=1MHz, VCC=VCC(típico)
- El VCC para retención de datos es de 1V mín. (-40 °C a 85 °C)
- Encapsulado TSOP II de 54 pines, rango de temperatura de funcionamiento industrial de -40 °C a +85 °C.
Especificaciones técnicas
0
0
0
0
54Pines
0
3
Surface Mount
85
MSL 3 - 168 hours
Asynchronous SRAM
16
1M x 16bit
TSOP-II
2.2
3.6
-
-40
-
No SVHC (25-Jun-2025)
Documentos técnicos (1)
Legislación y medioambiente
RoHS
RoHS
Certificado de conformidad del producto
