¿Necesita más?
| Cantidad | Precio en USD |
|---|---|
| 1+ | $29.060 |
| 5+ | $29.060 |
| 10+ | $29.060 |
| 25+ | $29.060 |
| 50+ | $29.060 |
| 100+ | $29.060 |
| 250+ | $29.060 |
Información del producto
Resumen del producto
MT28FW02GBBA1HPC-0AAT es un dispositivo de memoria flash NOR paralelo, de bloque uniforme y asincrónico. Es un dispositivo apilado de 2Gb que contiene dos matrices de 1Gb. Se selecciona por A[max]. Mientras A[max] = 0, se selecciona la matriz inferior de 1Gb, y mientras A[max] = 1, se selecciona la matriz superior de 1Gb. Las operaciones de LECTURA, BORRAR y PROGRAMAR se realizan utilizando una única fuente de alimentación de bajo voltaje. Al encenderse, el dispositivo pasa de manera predeterminada al modo de matriz de lectura. La matriz de memoria principal está dividida en bloques uniformes que se pueden borrar de forma independiente para poder conservar los datos válidos mientras se eliminan los datos antiguos. Los comandos PROGRAMA y BORRAR se escriben en la interfaz de comandos de la memoria. Un controlador de programación/borrado en chip simplifica el proceso de programación o borrado de la memoria al encargarse de todas las operaciones especiales necesarias para actualizar el contenido de la memoria. Se puede detectar el final de una operación de PROGRAMA o BORRADO y se puede identificar cualquier condición de error. El conjunto de comandos necesarios para controlar el dispositivo es consistente con los estándares JEDEC.
- Rango de voltaje de 2.7 a 3.6V para el núcleo y de 1.7 a 3.6V para E/S.
- Densidad de 2Gb, pila de matriz doble, configuración x16, estructura de bloque de alto bloqueo
- Dispositivo apilado de 2Gb (dos matrices de 1 Gb), tecnología de proceso de celda de un solo nivel (SLC)
- El programa Word es de 25 µs por palabra (típico), el borrado de bloque (128 KB) es de 0.2s (típico)
- Leer desde otro bloque durante una operación de SUSPENSIÓN DE PROGRAMA
- Leer o programar otro bloque durante una operación ERASE SUSPEND
- Desbloquear bypass, borrado de bloque, borrado de matriz y capacidad de escritura en búfer
- Operación BLANK CHECK para verificar un bloque borrado
- Operación de VERIFICACIÓN DE REDUNDANCIA CÍCLICA (CRC) para verificar un patrón de programa
- Paquete LBGA de 64 bolas, rango de temperatura de funcionamiento de -40 a +105 °C (Grado 2 AEC-Q100)
Especificaciones técnicas
NOR Paralela
2Gbit
128M x 16bit
Parallel
LBGA
-
105
3.6
Surface Mount
105
MSL 3 - 168 hours
2
128M x 16bit
Paralelo
LBGA
64Pines
-
2.7
3
-40
3V Parallel NOR Flash Memories
No SVHC (17-Jan-2023)
Documentos técnicos (2)
Legislación y medioambiente
RoHS
RoHS
Certificado de conformidad del producto