MT40A2G8SA-062E:F

La MT40A2G8SA-062E:F es una memoria de acceso aleatorio dinámica de alta velocidad configurada internamente como una DRAM de ocho bancos para la configuración x16 y como una DRAM de 16 bancos para las configuraciones x8. Esta memoria utiliza una arquitectura de prefetch 8n para lograr un funcionamiento de alta velocidad. La arquitectura 8n-prefetch se combina con una interfaz diseñada para transferir dos palabras de datos por ciclo de reloj en los pines de E/S. Una sola operación de LECTURA o ESCRITURA para la SDRAM DDR4 consta de una única transferencia de datos de cuatro ciclos de reloj y 8n bits de ancho en el núcleo DRAM interno y dos transferencias de datos correspondientes de medio ciclo de reloj y n bits de ancho en los pines de E/S.

• Configuración de 2 Gig x 8, velocidad de datos de 3200MT/s, E/S de drenaje abierto pseudo de 1.2V
• El estilo de paquete es FBGA de 78 bolas
• El tiempo (tiempo de ciclo) es de 0.65ns en CL = 22 (DDR4-3200)
• Temperatura de funcionamiento desde 0°C hasta 95°C
• El rango de voltaje de suministro operativo es 1.14Vmin
• Arquitectura de precarga de 8n bits, preámbulos de estroboscopio de datos programables
• Capacidad de lectura y escritura de registros multipropósito, modo de actualización automática
• Actualización automática de bajo consumo (LPASR), actualización controlada por temperatura (TCR)
• Máximo ahorro de energía, calibración del controlador de salida, actualización de granularidad fina
• Comprobación de redundancia cíclica (CRC) de escritura en bus de datos, direccionabilidad por DRAM