MT41J128M16JT-093:K

MT41J128M16JT-093:K es una SDRAM DDR3. Utiliza una arquitectura de doble velocidad de datos para lograr un funcionamiento de alta velocidad. La arquitectura de doble velocidad de datos es una arquitectura de captación previa de 8n con una interfaz diseñada para transferir dos palabras de datos por ciclo de reloj en los pines de E/S. Una sola operación de lectura o escritura para la SDRAM DDR3 consiste efectivamente en una única transferencia de datos de cuatro ciclos de reloj y 8n bits de ancho en el núcleo DRAM interno y ocho transferencias de datos correspondientes de medio ciclo de reloj y n bits de ancho en los pines de E/S. La luz estroboscópica de datos diferencial (DQS, DQS#) se transmite externamente, junto con los datos, para su uso en la captura de datos en el receptor de entrada SDRAM DDR3. DQS está alineado al centro con los datos de ESCRITURA. Los datos leídos se transmiten mediante la SDRAM DDR3 y se alinean con los bordes de las luces estroboscópicas de datos. Los accesos de lectura y escritura a la memoria SDRAM DDR3 se realizan en ráfagas. Los accesos comienzan en una ubicación seleccionada y continúan durante un número programado de ubicaciones en una secuencia predefinida.

• Configuración 128M16, tCK = 0.938ns, CL = 14 ciclos de tiempo
• Luz estroboscópica de datos bidireccional diferencial, arquitectura de captación previa de 8 bits
• Terminación integrada (ODT) nominal y dinámica para señales de datos, estroboscópicas y de máscara
• Latencia de lectura CAS programable (CL), latencia aditiva CAS programada (AL)
• Latencia de escritura CAS programable (CWL) basada en tCK
• Temperatura de actualización automática (SRT), actualización automática (ASR), nivelación de escritura
• Longitud de ráfaga fija (BL) de 8 y corte de ráfaga (BC) de 4 (a través del conjunto de registros de modo [MRS])
• Rango de temperatura industrial de -40°C a +95°C
• El estilo del paquete es FBGA de 96 bolas