MT48LC8M16A2P-6A IT:L

MT48LC8M16A2P-6A IT:L es una SDRAM de 128Mb y una memoria de acceso aleatorio dinámica CMOS de alta velocidad que contiene 134,217,728 bits. Está configurado internamente como una DRAM de cuatro bancos con una interfaz síncrona (todas las señales se registran en el borde positivo de la señal de reloj, CLK). Cada uno de los bancos de 33,554,432 bits del x16 está organizado como 4096 filas por 512 columnas por 16 bits.

• El rango de voltaje de alimentación de funcionamiento es de 3V a 3.6V
• Configuración de 8Meg x 16 (2 Meg x 16 x 4 bancos), entradas y salidas compatibles con LVTTL.
• El formato de empaquetado es TSOP II de 54 pines (400 milésimas de pulgada).
• El tiempo de ciclo es de 6.0ns a CL = 3 (solo x16).
• El rango de temperatura industrial es de –40 °C a +85 °C.
• La frecuencia del reloj es de 167MHz, la actualización automática es de 64ms y la frecuencia de actualización es de 4096 ciclos.
• Totalmente sincronizado con todas las señales registradas en el flanco ascendente del reloj del sistema
• La operación interna en pipeline a la dirección de columna puede cambiarse en cada ciclo de reloj.
• Banco interno para ocultar el acceso a la fila/precarga
• Precarga automática, incluye modos simultáneos de precarga automática y actualización automática