MT53E128M32D2FW-046 IT:A

La MT53E128M32D2FW-046 IT:A es una SDRAM LPDDR4 móvil. La SDRAM DDR4 de bajo consumo (LPDDR4) o VDDQ bajo (LPDDR4X) es una memoria de acceso aleatorio dinámica CMOS de alta velocidad. El dispositivo está configurado internamente con x16 canales, cada canal tiene 8 bancos. LPDDR4 utiliza un protocolo de doble velocidad de datos (DDR) en el bus DQ para lograr un funcionamiento de alta velocidad. La interfaz DDR transfiere dos bits de datos a cada línea DQ en un ciclo de reloj y está adaptada a una arquitectura DRAM de precarga de 16n.

• Arquitectura DDR prefetch 16n, 8 bancos internos por canal para operación simultánea
• Entrada CMD/ADR de velocidad de datos única, luz estroboscópica de datos bidireccional/diferencial por carril de byte
• Latencia de LECTURA y ESCRITURA programables (RL/WL), longitudes de ráfaga programables y sobre la marcha (BL=16, 32)
• Actualización dirigida por banco para operaciones bancarias simultáneas y facilidad de programación de comandos
• Sensor de temperatura en chip para controlar la frecuencia de actualización automática
• Actualización automática de matriz parcial (PASR), potencia de salida seleccionable (DS), capacidad de parada de reloj
• Frecuencia de reloj de 2133MHz, velocidad de datos de 4266Mb/s/pin
• Densidad total de 4Gb, voltaje operativo 1.10V VDD2/0.60V o 1.10V VDDQ
• Configuración de 128 Megas x 32
• Paquete TFBGA de 200 bolas, temperatura de funcionamiento de -40 °C a +95 °C