Imprimir página
MT53E256M32D1KS-046 AAT:L
DRAM, LPDDR4 Móvil, 8 Gbit, 256M x 32bit, 2.133 GHz, VFBGA, 200 Pines
La imagen solo tiene fines ilustrativos. Consulte la descripción del producto.
FabricanteMICRON
No. Parte FabricanteMT53E256M32D1KS-046 AAT:L
No. Parte Newark68AK1295
Hoja de datos técnicos
29 En Stock
¿Necesita más?
Envío el mismo día
Haga el pedido antes de las 9 p.m., hora estándar del este, para un envío normal
Disponible en la cantidad indicada
| Cantidad | Precio en USD |
|---|---|
| 1+ | $19.150 |
| 5+ | $18.450 |
| 10+ | $17.770 |
| 25+ | $17.170 |
| 50+ | $16.620 |
| 100+ | $16.310 |
| 250+ | $16.020 |
Precio para:Cada
Mínimo: 1
Múltiple: 1
$19.15
Agregar número de pieza /nota de línea
Se agregó a su confirmación de pedido, factura y nota de envío solo para este pedido.
Este número se agregará a la confirmación del pedido, la factura, la nota de envío, el correo electrónico de confirmación y la etiqueta del producto.
Información del producto
FabricanteMICRON
No. Parte FabricanteMT53E256M32D1KS-046 AAT:L
No. Parte Newark68AK1295
Hoja de datos técnicos
Tipo de DRAMLPDDR4 Móvil
Densidad de Memoria8
Configuración de Memoria256M x 32bit
Frecuencia Max de Reloj2.133
Estuche / Paquete CIVFBGA
No. de Pines200Pines
Tensión de Alimentación Nom.1.1
IC, MontajeSurface Mount
Temperatura de Trabajo Mín.-40
Temperatura de Trabajo Máx.105
Rango de Producto-
Nivel de Sensibilidad a la Humedad (MSL)MSL 3 - 168 hours
Sustancia Extremadamente Preocupante (SVHC)No SVHC (17-Dec-2015)
Resumen del producto
La MT53E256M32D1KS-046 AAT:L es una SDRAM LPDDR4 móvil. La SDRAM DDR4 móvil de bajo consumo con bajo VDDQ (LPDDR4X) es un dispositivo de memoria de acceso aleatorio dinámico CMOS de alta velocidad. Este dispositivo está configurado internamente con 1 canal × 16 E/S y tiene 8 bancos. LPDDR4 utiliza un protocolo de doble velocidad de datos (DDR) en el bus DQ para lograr un funcionamiento de alta velocidad. La interfaz DDR transfiere dos bits de datos a cada línea DQ en un ciclo de reloj y está adaptada a una arquitectura DRAM de precarga de 16n.
- Arquitectura DDR prefetch 16n, 8 bancos internos por canal para operación simultánea
- Entrada CMD/ADR de velocidad de datos única, luz estroboscópica de datos bidireccional/diferencial por carril de byte
- Latencia de LECTURA y ESCRITURA programables (RL/WL), longitudes de ráfaga programables y sobre la marcha (BL=16, 32)
- Actualización dirigida por banco para operaciones bancarias simultáneas y facilidad de programación de comandos
- Sensor de temperatura en chip para controlar la frecuencia de actualización automática
- Actualización automática de matriz parcial (PASR), potencia de salida seleccionable (DS), capacidad de parada de reloj
- Frecuencia de reloj de 2133MHz, velocidad de datos de 4266Mb/s/pin
- Densidad total de 1GB (8Gb), voltaje operativo de 1-10V VDD2/0.60V VDDQ o 1.10V VDDQ
- Configuración de 256 Meg x 32, grado automotriz AEC-Q100
- Paquete VFBGA de 200 bolas (Ø0,40 SMD), temperatura de funcionamiento de -40 °C a +105 °C
Especificaciones técnicas
Tipo de DRAM
LPDDR4 Móvil
Configuración de Memoria
256M x 32bit
Estuche / Paquete CI
VFBGA
Tensión de Alimentación Nom.
1.1
Temperatura de Trabajo Mín.
-40
Rango de Producto
-
Sustancia Extremadamente Preocupante (SVHC)
No SVHC (17-Dec-2015)
Densidad de Memoria
8
Frecuencia Max de Reloj
2.133
No. de Pines
200Pines
IC, Montaje
Surface Mount
Temperatura de Trabajo Máx.
105
Nivel de Sensibilidad a la Humedad (MSL)
MSL 3 - 168 hours
Documentos técnicos (2)
Legislación y medioambiente
US ECCN:Unknown
EU ECCN:Unknown
Conforme a RoHS:Sí
RoHS
Cumplimiento de ftalatos con respecto a la restricción de sustancias peligrosas (RoHS):Sí
RoHS
Valor de sustancia extremadamente preocupante:No SVHC (17-Dec-2015)
Descargue el certificado de cumplimiento del producto
Certificado de conformidad del producto