MT53E2G32D4DE-046 AAT:A

La MT53E2G32D4DE-046 AAT:A es una SDRAM LPDDR4 móvil. La SDRAM DDR4 de bajo consumo (LPDDR4) es un dispositivo de memoria de acceso aleatorio dinámico CMOS de alta velocidad. Este dispositivo de 8 bancos está configurado internamente con ×16 E/S. Cada uno de los ×16 bancos de 2,147,483,648 bits está organizado como 131.072 filas por 1024 columnas por 16 bits. LPDDR4 utiliza un protocolo de doble velocidad de datos (DDR) en el bus DQ para lograr un funcionamiento de alta velocidad. La interfaz DDR transfiere dos bits de datos a cada línea DQ en un ciclo de reloj y está adaptada a una arquitectura DRAM de precarga de 16n.

• Arquitectura DDR prefetch 16n, 8 bancos internos por canal para operación simultánea
• Entrada CMD/ADR de velocidad de datos única, luz estroboscópica de datos bidireccional/diferencial por carril de byte
• Latencia de LECTURA y ESCRITURA programables (RL/WL), longitudes de ráfaga programables y sobre la marcha (BL=16, 32)
• Actualización dirigida por banco para operaciones bancarias simultáneas y facilidad de programación de comandos
• Sensor de temperatura en chip para controlar la frecuencia de actualización automática
• Actualización automática de matriz parcial (PASR), potencia de salida seleccionable (DS), capacidad de parada de reloj
• Densidad total de 8GB (64Gb), velocidad de datos de 4266Mb/s por pin
• Voltaje de funcionamiento 1.10V VDD2/0.60V o 1.10V VDDQ
• Paquete TFBGA de 200 bolas, con certificación automotriz AEC-Q100
• Temperatura de operación de -40°C a +105°C