Imprimir página
MT53E2G32D4DE-046 WT:A
DRAM, LPDDR4 Móvil, 64 Gbit, 2G x 32bit, 2.133 GHz, TFBGA, 200 Pines
La imagen solo tiene fines ilustrativos. Consulte la descripción del producto.
659 En Stock
¿Necesita más?
Envío el mismo día
Haga el pedido antes de las 9 p.m., hora estándar del este, para un envío normal
Disponible en la cantidad indicada
| Cantidad | Precio en USD |
|---|---|
| 1+ | $16.760 |
Precio para:Cada
Mínimo: 1
Múltiple: 1
$16.76
Agregar número de pieza /nota de línea
Se agregó a su confirmación de pedido, factura y nota de envío solo para este pedido.
Este número se agregará a la confirmación del pedido, la factura, la nota de envío, el correo electrónico de confirmación y la etiqueta del producto.
Información del producto
FabricanteMICRON
No. Parte FabricanteMT53E2G32D4DE-046 WT:A
No. Parte Newark80AH8344
Tipo de DRAMLPDDR4 Móvil
Densidad de DRAM64Gbit
Densidad de Memoria64
Configuración Memoria DRAM2G x 32bit
Configuración de Memoria2G x 32bit
Frecuencia de Reloj2.133GHz
Frecuencia Max de Reloj2.133
Estuche / Paquete CITFBGA
Memoria, TipoTFBGA
No. de Pines200Pines
Tensión de Alimentación Nom.1.1
IC, MontajeSurface Mount
Tiempo de Acceso-
Temperatura de Trabajo Mín.-25
Temperatura de Trabajo Máx.85
Rango de Producto-
Sustancia Extremadamente Preocupante (SVHC)No SVHC (17-Jan-2023)
Resumen del producto
La MT53E2G32D4DE-046 WT:A es una SDRAM LPDDR4 móvil. La SDRAM DDR4 de 16Gb de bajo consumo (LPDDR4) o VDDQ bajo (LPDDR4X) es un dispositivo de memoria de acceso aleatorio dinámico CMOS de alta velocidad. Este dispositivo de 8 bancos está configurado internamente con ×16 E/S. Cada uno de los ×16 bancos de 2,147,483,648 bits está organizado como 131.072 filas por 1024 columnas por 16 bits.
- Arquitectura DDR prefetch 16n, 8 bancos internos por canal para operación simultánea
- Entrada CMD/ADR de velocidad de datos única, luz estroboscópica de datos bidireccional/diferencial por carril de byte
- Latencias de LECTURA y ESCRITURA programables (RL/WL)
- Longitudes de ráfaga programables y sobre la marcha (BL = 16, 32)
- Actualización dirigida por banco para operaciones bancarias simultáneas y facilidad de programación de comandos
- Sensor de temperatura en chip para controlar la frecuencia de actualización automática
- Actualización automática de matriz parcial (PASR), potencia de salida seleccionable (DS), capacidad de parada de reloj
- Configuración de matriz de 2 Gig × 32 (2 canales × 16 E/S), 468ps con un grado de velocidad RL=36/40, tiempo de ciclo
- Paquete TFBGA de 200 bolas
- Rango de temperatura de funcionamiento de -25°C a +85°C
Especificaciones técnicas
Tipo de DRAM
LPDDR4 Móvil
Densidad de Memoria
64
Configuración de Memoria
2G x 32bit
Frecuencia Max de Reloj
2.133
Memoria, Tipo
TFBGA
Tensión de Alimentación Nom.
1.1
Tiempo de Acceso
-
Temperatura de Trabajo Máx.
85
Sustancia Extremadamente Preocupante (SVHC)
No SVHC (17-Jan-2023)
Densidad de DRAM
64Gbit
Configuración Memoria DRAM
2G x 32bit
Frecuencia de Reloj
2.133GHz
Estuche / Paquete CI
TFBGA
No. de Pines
200Pines
IC, Montaje
Surface Mount
Temperatura de Trabajo Mín.
-25
Rango de Producto
-
Legislación y medioambiente
US ECCN:Unknown
EU ECCN:Unknown
Conforme a RoHS:Sí
RoHS
Cumplimiento de ftalatos con respecto a la restricción de sustancias peligrosas (RoHS):Sí
RoHS
Valor de sustancia extremadamente preocupante:No SVHC (17-Jan-2023)
Descargue el certificado de cumplimiento del producto
Certificado de conformidad del producto