Imprimir página
MT53E512M32D1ZW-046 AIT:B
DRAM, LPDDR4, 16 Gbit, 512M x 32bit, 2.133 Ghz, TFBGA, 200 Pines
La imagen solo tiene fines ilustrativos. Consulte la descripción del producto.
FabricanteMICRON
No. Parte FabricanteMT53E512M32D1ZW-046 AIT:B
No. Parte Newark80AJ9997
Hoja de datos técnicos
Disponible para realizar pedido
Avísenme cuando vuelva a estar en stock
| Cantidad | Precio en USD |
|---|---|
| 1+ | $28.680 |
| 5+ | $27.200 |
| 10+ | $25.720 |
| 25+ | $24.200 |
| 50+ | $22.570 |
| 100+ | $22.080 |
| 250+ | $21.370 |
Precio para:Cada
Mínimo: 1
Múltiple: 1
$28.68
Agregar número de pieza /nota de línea
Se agregó a su confirmación de pedido, factura y nota de envío solo para este pedido.
Este número se agregará a la confirmación del pedido, la factura, la nota de envío, el correo electrónico de confirmación y la etiqueta del producto.
Información del producto
FabricanteMICRON
No. Parte FabricanteMT53E512M32D1ZW-046 AIT:B
No. Parte Newark80AJ9997
Hoja de datos técnicos
Tipo de DRAMLPDDR4
Densidad de DRAM16Gbit
Densidad de Memoria16
Configuración Memoria DRAM512M x 32bit
Configuración de Memoria512M x 32bit
Frecuencia de Reloj2.133GHz
Frecuencia Max de Reloj2.133
Estuche / Paquete CITFBGA
Memoria, TipoTFBGA
No. de Pines200Pines
Tensión de Alimentación Nom.1.1
IC, MontajeSurface Mount
Tiempo de Acceso468ps
Temperatura de Trabajo Mín.-40
Temperatura de Trabajo Máx.95
Rango de Producto-
Nivel de Sensibilidad a la Humedad (MSL)MSL 3 - 168 hours
Sustancia Extremadamente Preocupante (SVHC)No SVHC (17-Dec-2015)
Resumen del producto
MT53E512M32D1 is a 16Gb mobile low-power DDR4 SDRAM with low VDDQ (LPDDR4X) high-speed, CMOS dynamic random-access memory device. This device is internally configured with 2 channels or 1 channel ×16 I/O, each channel having 8-banks.
- 16n prefetch DDR architecture, 8 internal banks per channel for concurrent operation
- Single-data-rate CMD/ADR entry, bidirectional/differential data strobe per byte lane
- Programmable READ and WRITE latencies (RL/WL), programmable VSS (ODT) termination
- Directed per-bank refresh for concurrent bank operation and ease of command scheduling
- On-chip temperature sensor to control self refresh rate, partial-array self refresh (PASR)
- Selectable output drive strength (DS), clock-stop capability, single-ended CK and DQS support
- 1.10V VDD2 / 0.60V VDDQ or 1.10V VDDQ operating voltage
- 512 Meg x 32 configuration, LPDDR4, 1 die addressing
- 200-ball TFBGA (Ø0.40 SMD) package, 468ps cycle time
- Operating temperature rating range from -40°C to +95°C
Especificaciones técnicas
Tipo de DRAM
LPDDR4
Densidad de Memoria
16
Configuración de Memoria
512M x 32bit
Frecuencia Max de Reloj
2.133
Memoria, Tipo
TFBGA
Tensión de Alimentación Nom.
1.1
Tiempo de Acceso
468ps
Temperatura de Trabajo Máx.
95
Nivel de Sensibilidad a la Humedad (MSL)
MSL 3 - 168 hours
Densidad de DRAM
16Gbit
Configuración Memoria DRAM
512M x 32bit
Frecuencia de Reloj
2.133GHz
Estuche / Paquete CI
TFBGA
No. de Pines
200Pines
IC, Montaje
Surface Mount
Temperatura de Trabajo Mín.
-40
Rango de Producto
-
Sustancia Extremadamente Preocupante (SVHC)
No SVHC (17-Dec-2015)
Documentos técnicos (1)
Legislación y medioambiente
US ECCN:Unknown
EU ECCN:Unknown
Conforme a RoHS:Sí
RoHS
Cumplimiento de ftalatos con respecto a la restricción de sustancias peligrosas (RoHS):Sí
RoHS
Valor de sustancia extremadamente preocupante:No SVHC (17-Dec-2015)
Descargue el certificado de cumplimiento del producto
Certificado de conformidad del producto