Imprimir página
MT53E768M32D2ZW-046 WT:C
DRAM, LPDDR4 Móvil, 24 Gbit, 768M x 32bit, 2.133 GHz, TFBGA, 200 Pines
La imagen solo tiene fines ilustrativos. Consulte la descripción del producto.
FabricanteMICRON
No. Parte FabricanteMT53E768M32D2ZW-046 WT:C
No. Parte Newark63AK7041
Hoja de datos técnicos
4 En Stock
¿Necesita más?
Envío el mismo día
Haga el pedido antes de las 9 p.m., hora estándar del este, para un envío normal
| Cantidad | Precio en USD |
|---|---|
| 1+ | $19.140 |
Precio para:Cada
Mínimo: 1
Múltiple: 1
$19.14
Agregar número de pieza /nota de línea
Se agregó a su confirmación de pedido, factura y nota de envío solo para este pedido.
Este número se agregará a la confirmación del pedido, la factura, la nota de envío, el correo electrónico de confirmación y la etiqueta del producto.
Información del producto
FabricanteMICRON
No. Parte FabricanteMT53E768M32D2ZW-046 WT:C
No. Parte Newark63AK7041
Hoja de datos técnicos
Tipo de DRAMLPDDR4 Móvil
Densidad de Memoria24
Configuración de Memoria768M x 32bit
Frecuencia Max de Reloj2.133
Estuche / Paquete CITFBGA
Núm. de Contactos200Pines
Tensión de Alimentación Nom.1.1
IC, MontajeSurface Mount
Temperatura de Trabajo Mín.-25
Temperatura de Trabajo Máx.85
Rango de Producto-
Nivel de Sensibilidad a la Humedad (MSL)MSL 3 - 168 hours
Sustancia Extremadamente Preocupante (SVHC)No SVHC (17-Dec-2015)
Resumen del producto
La MT53E768M32D2ZW-046 WT:C es una SDRAM LPDDR4 móvil. La SDRAM DDR4 móvil de bajo consumo de 12Gb con bajo VDDQ (LPDDR4X) es un dispositivo de memoria de acceso aleatorio dinámico CMOS de alta velocidad. Este dispositivo está configurado internamente con 1 canal × 16 E/S y tiene 8 bancos.
- Arquitectura DDR prefetch 16n, 8 bancos internos por canal para operación simultánea
- Entrada CMD/ADR de velocidad de datos única, luz estroboscópica de datos bidireccional/diferencial por carril de byte
- Latencia de LECTURA y ESCRITURA programables (RL/WL), longitudes de ráfaga programables y sobre la marcha (BL=16, 32)
- Actualización dirigida por banco para operaciones bancarias simultáneas y facilidad de programación de comandos
- Sensor de temperatura en chip para controlar la frecuencia de actualización automática y actualización automática de matriz parcial (PASR)
- Fuerza de transmisión de salida seleccionable (DS), capacidad de paro de reloj
- Terminación VSS (ODT) programable, compatibilidad con CK de un solo extremo y DQS
- El voltaje de funcionamiento es 1.10V VDD2/0.60V VDDQ o 1.10V VDDQ, tiempo de ciclo de 468ps
- Densidad total de 3GB (24Gb), velocidad de datos de 4266Mb/s por pin
- Rango de temperatura de funcionamiento de -25 °C a +85 °C, paquete TFBGA de 200 bolas
Especificaciones técnicas
Tipo de DRAM
LPDDR4 Móvil
Configuración de Memoria
768M x 32bit
Estuche / Paquete CI
TFBGA
Tensión de Alimentación Nom.
1.1
Temperatura de Trabajo Mín.
-25
Rango de Producto
-
Sustancia Extremadamente Preocupante (SVHC)
No SVHC (17-Dec-2015)
Densidad de Memoria
24
Frecuencia Max de Reloj
2.133
Núm. de Contactos
200Pines
IC, Montaje
Surface Mount
Temperatura de Trabajo Máx.
85
Nivel de Sensibilidad a la Humedad (MSL)
MSL 3 - 168 hours
Documentos técnicos (1)
Legislación y medioambiente
US ECCN:Unknown
EU ECCN:Unknown
Conforme a RoHS:Sí
RoHS
Cumplimiento de ftalatos con respecto a la restricción de sustancias peligrosas (RoHS):Sí
RoHS
Valor de sustancia extremadamente preocupante:No SVHC (17-Dec-2015)
Descargue el certificado de cumplimiento del producto
Certificado de conformidad del producto