Imprimir página
MT62F2G64D8EK-023 AAT:B
DRAM, AEC-Q100, LPDDR5, 128 Gbit, 2G x 64bit, 4.266 GHz, FBGA, 441 Pines
La imagen solo tiene fines ilustrativos. Consulte la descripción del producto.
FabricanteMICRON
No. Parte FabricanteMT62F2G64D8EK-023 AAT:B
No. Parte Newark25AK8013
Hoja de datos técnicos
174 En Stock
¿Necesita más?
Envío el mismo día
Haga el pedido antes de las 9 p.m., hora estándar del este, para un envío normal
| Cantidad | Precio en USD |
|---|---|
| 1+ | $99.280 |
| 5+ | $99.280 |
| 10+ | $99.280 |
| 25+ | $99.280 |
Precio para:Cada
Mínimo: 1
Múltiple: 1
$99.28
Agregar número de pieza /nota de línea
Se agregó a su confirmación de pedido, factura y nota de envío solo para este pedido.
Este número se agregará a la confirmación del pedido, la factura, la nota de envío, el correo electrónico de confirmación y la etiqueta del producto.
Información del producto
FabricanteMICRON
No. Parte FabricanteMT62F2G64D8EK-023 AAT:B
No. Parte Newark25AK8013
Hoja de datos técnicos
Tipo de DRAMLPDDR5
Densidad de DRAM128Gbit
Densidad de Memoria128
Configuración de Memoria2G x 64bit
Configuración Memoria DRAM2G x 64bit
Frecuencia de Reloj-
Frecuencia Max de Reloj4.266
Estuche / Paquete CIFBGA
Memoria, TipoFBGA
No. de Pines441Pines
Tensión de Alimentación Nom.1.8
Tiempo de Acceso-
IC, MontajeSurface Mount
Temperatura de Trabajo Mín.-40
Temperatura de Trabajo Máx.105
Rango de Producto-
Sustancia Extremadamente Preocupante (SVHC)No SVHC (17-Jan-2023)
Resumen del producto
MT62F2G64D8EK-023 AAT:B is a mobile LPDDR5 SDRAM.
- Architecture: 17.1GB/s maximum bandwidth per channel, selectable CKR (WCK:CK = 2:1 or 4:1)
- Frequency range: 1067–5MHz (data rate range per pin: 8533–40Mb/s with WCK:CK = 4:1)
- Data interface: single x16 channel/die, double-data-rate command/address entry
- Differential command clocks (CK-t/CK-c) for high-speed operation, differential data clocks
- 16n-bit or 32n-bit prefetch architecture
- Bank architecture: 8-bank (8B) mode, bank group (BG) mode, and 16-bank (16B) mode supported
- Command-selectable burst lengths (BL = 16 or 32) in bank group or 16-bank modes
- Partial-array self refresh (PASR) and partial-array auto refresh (PAAR) with segment mask
- 16GB (128Gb) total density, 8533Mb/s data rate per pin, AEC-Q100 qualified
- 441-ball TFBGA package, -40°C ≤ Tc ≤ +105°C operating temperature
Especificaciones técnicas
Tipo de DRAM
LPDDR5
Densidad de Memoria
128
Configuración Memoria DRAM
2G x 64bit
Frecuencia Max de Reloj
4.266
Memoria, Tipo
FBGA
Tensión de Alimentación Nom.
1.8
IC, Montaje
Surface Mount
Temperatura de Trabajo Máx.
105
Sustancia Extremadamente Preocupante (SVHC)
No SVHC (17-Jan-2023)
Densidad de DRAM
128Gbit
Configuración de Memoria
2G x 64bit
Frecuencia de Reloj
-
Estuche / Paquete CI
FBGA
No. de Pines
441Pines
Tiempo de Acceso
-
Temperatura de Trabajo Mín.
-40
Rango de Producto
-
Documentos técnicos (1)
Legislación y medioambiente
US ECCN:EAR99
EU ECCN:Unknown
Conforme a RoHS:Sí
RoHS
Cumplimiento de ftalatos con respecto a la restricción de sustancias peligrosas (RoHS):Sí
RoHS
Valor de sustancia extremadamente preocupante:No SVHC (17-Jan-2023)
Descargue el certificado de cumplimiento del producto
Certificado de conformidad del producto