Imprimir página
La imagen solo tiene fines ilustrativos. Consulte la descripción del producto.
FabricanteMICRON
No. Parte FabricanteMT62F768M64D4EK-023 WT:B
No. Parte Newark25AK8037
Hoja de datos técnicos
96 En Stock
¿Necesita más?
Envío el mismo día
Haga el pedido antes de las 9 p.m., hora estándar del este, para un envío normal
| Cantidad | Precio en USD |
|---|---|
| 1+ | $26.920 |
| 5+ | $26.920 |
| 10+ | $26.920 |
| 25+ | $26.920 |
| 50+ | $26.920 |
| 100+ | $26.920 |
Precio para:Cada
Mínimo: 1
Múltiple: 1
$26.92
nota de línea
Se agregó a su confirmación de pedido, factura y nota de envío solo para este pedido.
Este número se agregará a la confirmación del pedido, la factura, la nota de envío, el correo electrónico de confirmación y la etiqueta del producto.
Información del producto
FabricanteMICRON
No. Parte FabricanteMT62F768M64D4EK-023 WT:B
No. Parte Newark25AK8037
Hoja de datos técnicos
Tipo de DRAMLPDDR5
Densidad de DRAM48Gbit
Densidad de Memoria48
Configuración de Memoria768M x 64bit
Configuración Memoria DRAM768M x 64bit
Frecuencia Max de Reloj4.266
Frecuencia de Reloj5MHz
Estuche / Paquete CITFBGA
Memoria, TipoTFBGA
No. de Pines441Pines
Tensión de Alimentación Nom.1.8
Tiempo de Acceso234ps
IC, MontajeSurface Mount
Temperatura de Trabajo Mín.-25
Temperatura de Trabajo Máx.85
Rango de Producto-
Sustancia Extremadamente Preocupante (SVHC)No SVHC (17-Jan-2023)
Resumen del producto
La MT62F768M64D4EK-023 WT:B es una SDRAM LPDDR5X.
- Ancho de banda máximo de 17.1GB/s por canal, CKR seleccionable (WCK:CK = 2:1 o 4:1)
- Rango de Frecuencia: 1067–5MHz (rango de velocidad de datos por pin: 8533–40Mb/s con WCK:CK = 4:1)
- Entrada de comando/dirección de un solo canal x16, doble velocidad de datos
- Relojes de comando diferencial (CK-t/CK-c) para operación de alta velocidad
- Relojes de datos diferenciales (WCK-t/WCK-c), calibración ZQ de fondo/calibración ZQ basada en comandos
- Longitudes de ráfaga seleccionables por comando (BL = 16 o 32) en modo de grupo de bancos o de 16 bancos
- Autoactualización de matriz parcial (PASR) y actualización automática de matriz parcial (PAAR) con máscara de segmento
- Configuración de matriz de 768Mb x 64 (768Mb16 x 1 dado x 4 canales x 1R)
- Paquete TFBGA de 441 bolas
- Rango de temperatura de funcionamiento de -25°C a +85°C
Especificaciones técnicas
Tipo de DRAM
LPDDR5
Densidad de Memoria
48
Configuración Memoria DRAM
768M x 64bit
Frecuencia de Reloj
5MHz
Memoria, Tipo
TFBGA
Tensión de Alimentación Nom.
1.8
IC, Montaje
Surface Mount
Temperatura de Trabajo Máx.
85
Sustancia Extremadamente Preocupante (SVHC)
No SVHC (17-Jan-2023)
Densidad de DRAM
48Gbit
Configuración de Memoria
768M x 64bit
Frecuencia Max de Reloj
4.266
Estuche / Paquete CI
TFBGA
No. de Pines
441Pines
Tiempo de Acceso
234ps
Temperatura de Trabajo Mín.
-25
Rango de Producto
-
Documentos técnicos (1)
Legislación y medioambiente
US ECCN:EAR99
EU ECCN:Unknown
Conforme a RoHS:Sí
RoHS
Cumplimiento de ftalatos con respecto a la restricción de sustancias peligrosas (RoHS):Sí
RoHS
Valor de sustancia extremadamente preocupante:No SVHC (17-Jan-2023)
Descargue el certificado de cumplimiento del producto
Certificado de conformidad del producto