74LVC1G80GV,125

El 74LVC1G80GV,125 es un flip-flop tipo D de activación por flanco positivo. Los datos en la entrada D que cumplan con los requisitos de tiempo de establecimiento y retención durante la transición de reloj de BAJO a ALTO se almacenarán en el flip-flop y su complemento aparecerá en la salida Q. Las entradas pueden ser controladas desde dispositivos de 3.3V o 5V. Esta característica permite utilizar este dispositivo como traductor en entornos mixtos de 3.3V y 5V. La acción de disparo de Schmitt en todas las entradas hace que el circuito sea tolerante a un tiempo de subida y bajada de entrada más lento. Este dispositivo está completamente especificado para aplicaciones de apagado parcial que usan IOFF. El circuito IOFF desactiva la salida, evitando así la posible corriente de reflujo dañina a través del dispositivo cuando está apagado. También cuenta con protección ESD (HBM: ANSI/ESDA/JEDEC JS-001 clase 2, supera los 2000 V; CDM: ANSI/ESDA/JEDEC JS-002 clase C3, supera los 1000 V).

• Voltaje de la fuente de alimentación entre 1.65V a 5.5V
• Entradas tolerantes a sobretensiones de hasta 5.5V, alta inmunidad al ruido.
• CMOS de baja disipación de potencia, interfaz directa con niveles TTL
• El circuito IOFF proporciona un funcionamiento en modo de apagado parcial.
• El rendimiento de enganche supera los 250mA y cumple con la norma JEDEC.
• La corriente de fuga de entrada es de ±0.1μA típica a (VI = 5.5V o GND; VCC = 0 V a 5.5V, Tamb = -40 °C a +85 °C).
• La ​​corriente de alimentación es de 0.1μA (típica) a (VI = 5.5V o GND; VCC = 1.65V a 5.5V; IO = 0A; Tamb = -40 °C a +85 °C).
• La capacitancia de entrada de 5pF típica a (VCC = 3.3V; VI = GND a VCC, Tamb = -40 °C a +85 °C)
• El retardo de propagación es de 3.4ns típico a (VCC = 1.65V a 1.95V, Tamb = -40 °C a +85 °C)
• Rango de temperatura de funcionamiento de -40 °C a +125 °C, paquete SC-74A de 5 conductores