MT47H64M16NF-25E AAT:M

La MT47H64M16NF-25E AAT:M es una SDRAM DDR2. Utiliza una arquitectura de doble velocidad de datos para lograr un funcionamiento de alta velocidad. La arquitectura de doble velocidad de datos es A arquitectura de prebúsqueda 4n , con una interfaz diseñada para transferir dos palabras de datos por ciclo de reloj en las bolas de E/S. Un único acceso de lectura o escritura a la SDRAM DDR2 consta de una única transferencia de datos de un ciclo de reloj y 4n bits de ancho en el núcleo DRAM interno y cuatro transferencias de datos correspondientes de medio ciclo de reloj y n bits de ancho en las bolas de E/S.

• El rango de voltaje de funcionamiento es 1.8V (VDD CMOS)
• Configuración de 64 Meg x 16, apta para automoción
• El estilo de paquete es FBGA de 84 bolas, 8mm x 12.5mm
• El tiempo (tiempo de ciclo) es de 2.5ns en CL = 5 (DDR2-800)
• El rango de temperatura automotriz es de –40 °C a +105 °C, tiempo de respuesta 8D
• La velocidad de datos es de 800MT/s, E/S de 1.8V estándar JEDEC (compatible con SSTL_18)
• Arquitectura de precarga de 4n bits, opción de estroboscopio de salida duplicada (RDQS) para x8
• Latencia CAS programable (CL), latencia aditiva CAS publicada (AL)
• Latencia de ESCRITURA = Latencia de LECTURA - 1 ᵗCK, intensidad de la unidad de salida de datos ajustable
• 64 ms, actualización de 8192 ciclos, compatible con la especificación de fluctuación de reloj JEDEC