Imprimir página
MT53E2G64D8TN-046 WT:C
DRAM, LPDDR4 Móvil, 128 Gbit, 2G x 64bit, 2.133 GHz, LFBGA, 556 Pines
La imagen solo tiene fines ilustrativos. Consulte la descripción del producto.
FabricanteMICRON
No. Parte FabricanteMT53E2G64D8TN-046 WT:C
No. Parte Newark25AK7974
Hoja de datos técnicos
500 En Stock
¿Necesita más?
Envío el mismo día
Haga el pedido antes de las 9 p.m., hora estándar del este, para un envío normal
| Cantidad | Precio en USD |
|---|---|
| 1+ | $71.040 |
| 5+ | $71.040 |
| 10+ | $71.040 |
| 25+ | $71.040 |
Precio para:Cada
Mínimo: 1
Múltiple: 1
$71.04
Agregar número de pieza /nota de línea
Se agregó a su confirmación de pedido, factura y nota de envío solo para este pedido.
Este número se agregará a la confirmación del pedido, la factura, la nota de envío, el correo electrónico de confirmación y la etiqueta del producto.
Información del producto
FabricanteMICRON
No. Parte FabricanteMT53E2G64D8TN-046 WT:C
No. Parte Newark25AK7974
Hoja de datos técnicos
Tipo de DRAMLPDDR4 Móvil
Densidad de DRAM128Gbit
Densidad de Memoria128
Configuración Memoria DRAM2G x 64bit
Configuración de Memoria2G x 64bit
Frecuencia de Reloj2.133GHz
Frecuencia Max de Reloj2.133
Memoria, TipoLFBGA
Estuche / Paquete CILFBGA
No. de Pines556Pines
Tensión de Alimentación Nom.1.1
IC, MontajeSurface Mount
Tiempo de Acceso468ps
Temperatura de Trabajo Mín.-25
Temperatura de Trabajo Máx.85
Rango de Producto-
Sustancia Extremadamente Preocupante (SVHC)No SVHC (17-Jan-2023)
Resumen del producto
La MT53E2G64D8TN-046 WT:C es una SDRAM DDR4 móvil de bajo consumo de 16Gb con bajo VDDQ. Es un dispositivo de memoria de acceso aleatorio dinámico CMOS de alta velocidad. Este dispositivo está configurado internamente con 2 canales o 1 canal × 16 E/S, cada canal tiene 8 bancos. Tiene fuerza de salida seleccionable (DS) y capacidad de parada de reloj. Tiene terminación VSS programable (ODT), soporte CK y DQS de un solo extremo.
- El voltaje de funcionamiento es 1.10V (VDD2) / 0.60V o 1.10V (VDDQ)
- Configuración de 2 Gig x 64, LPDDR4, direccionamiento de 8 matrices, diseño C
- El estilo de empaque es LFBGA de 556 bolas
- El tiempo de ciclo es 046 = 468ps, ᵗCK RL = 36/40, la frecuencia de reloj es 2133MHz
- El rango de temperatura de funcionamiento es de –25 °C a +85 °C, la velocidad de datos por pin es de 4266Mb/s
- Arquitectura DDR prefetch 16n, 8 bancos internos por canal para operación simultánea
- Entrada CMD/ADR de velocidad de datos única, luz estroboscópica de datos bidireccional/diferencial por carril de byte
- Latencia de LECTURA y ESCRITURA programables (RL/WL), hasta 8.5GB/s por canal x16
- Duraciones de ráfaga programables y sobre la marcha (BL = 16,32), actualización automática de matriz parcial (PASR)
- Actualización dirigida por banco para operaciones bancarias simultáneas y facilidad de programación de comandos
Especificaciones técnicas
Tipo de DRAM
LPDDR4 Móvil
Densidad de Memoria
128
Configuración de Memoria
2G x 64bit
Frecuencia Max de Reloj
2.133
Estuche / Paquete CI
LFBGA
Tensión de Alimentación Nom.
1.1
Tiempo de Acceso
468ps
Temperatura de Trabajo Máx.
85
Sustancia Extremadamente Preocupante (SVHC)
No SVHC (17-Jan-2023)
Densidad de DRAM
128Gbit
Configuración Memoria DRAM
2G x 64bit
Frecuencia de Reloj
2.133GHz
Memoria, Tipo
LFBGA
No. de Pines
556Pines
IC, Montaje
Surface Mount
Temperatura de Trabajo Mín.
-25
Rango de Producto
-
Documentos técnicos (1)
Legislación y medioambiente
US ECCN:Unknown
EU ECCN:Unknown
Conforme a RoHS:Sí
RoHS
Cumplimiento de ftalatos con respecto a la restricción de sustancias peligrosas (RoHS):Sí
RoHS
Valor de sustancia extremadamente preocupante:No SVHC (17-Jan-2023)
Descargue el certificado de cumplimiento del producto
Certificado de conformidad del producto