74LVC1G86GV,125

El 74LVC1G86GV,125 es una compuerta lógica OR exclusiva de dos entradas. Las entradas de este dispositivo pueden ser controladas por dispositivos de 3.3V o 5V. Esta característica permite el uso de este dispositivo en un entorno mixto de 3.3V y 5V. Este dispositivo está completamente especificado para aplicaciones de apagado parcial que usan IOFF. El circuito IOFF desactiva la salida, evitando la corriente de reflujo dañina a través del dispositivo cuando se apaga. Cumple con el estándar JEDEC (JESD8-7 (1.65V a 1.95V), JESD8-5 (2.3V a 2.7V), JESD8C (2.7V a 3.6V), JESD36 (4.5V a 5.5V)). Incluye HBM: ANSI/ESDA/JEDEC JS-001 clase 2, supera los 2000 V; CDM: ANSI/ESDA/JEDEC JS-002 clase C3, supera los 1000 V).

• Amplio rango de tensión de alimentación de 1.65V a 5.5V, interfaz directa con niveles TTL.
• Alta inmunidad al ruido, entradas tolerantes a sobretensiones de hasta 5.5V.
• Tecnología CMOS de baja disipación de potencia, rendimiento de enganche superior a 250mA.
• El circuito IOFF proporciona un funcionamiento en modo de apagado parcial.
• La ​​corriente de fuga de entrada es de ±0.1μA (típica) a temperaturas de entrada (VI = 5.5V o GND; VCC = 0V a 5.5V, -40 °C a +85 °C).
• La ​​corriente de alimentación es de 0.1μA típica (VI = 5.5V o GND; IO = 0 A; VCC = 1.65V a 5.5V).
• La capacitancia de entrada es de 5pF típica (VCC = 3.3V; VI = GND a VCC, -40 °C a +85 °C).
• El retardo de propagación es de 3.7ns típico (VCC = 1.65V a 1.95V, -40 °C a +85 °C).
• Rango de temperatura de funcionamiento de -40°C a +125°C
• Paquete SC-74A de 5 terminales